FPGA内部硬件结构与代码的关系

I/O的映射

给一个输入信号，然后不进行任何逻辑运算直接输出。

module line(input wire in,output wire out);assign out =  in;
endmodule

组合逻辑的映射

module line(input wire in1,input wire in2,output wire out);assign out =  in1 & in2;
endmodule

与逻辑真值表

输入	输入	输出
in1	in2	out
0	0	0
0	1	0
1	0	0
1	1	1