---

一、问题描述

给定一个 100 位输入向量 [99：0]，反转其位顺序。

Module Declaration
module top_module(
input [99:0] in,
output [99:0] out
);

---

二、verilog源码

module top_module( input [99:0] in,output [99:0