重点1：05.1

1. 设计思想
   
   设计思想至关重要，这决定了你能不能自己根据ISA设计出来CPU架构，而不是只是抄别人的，也决定你能不能完成自己的设计更优化的架构。

2. 描述方式约定
   

6

数据通路 ≠ Verilog代码

我们构建的数据通路，是根据各种分析得到的，但是不代表Verilog要这么写，Verilog构建的模块应该更加独立化、集成化、简洁化。

比如，各种多路选择器，完全可以集成到一些器件中，否则太乱了！。

又例如中心控制器，输入信号足足12位，负担太大，因此将ALUOp和func单独拆出来，形成ALU控制器，也就是分级控制，另外，还有未来流水线，在ID阶段解决控制冒险，或许可以拆解出一个单独的跳转控制器？