ARM-外部中断，ADC模数转换器

根据您提供的图片，我们可以看到一个S3C2440微控制器的中断处理流程图。这个流程图展示了从中断请求源到CPU的整个中断处理过程。以下是流程图中各个部分与您提供的寄存器之间的关系：

请求源（带sub寄存器）：
- 这些是具体的中断源，例如UART0-ERR、UART0-RXD、UART0-TXD等。
- 每个请求源可能有一个对应的子中断源挂起标志（SUBSRCPND），用于指示该请求源下的具体中断事件。
子中断源开关（SUBMASK）：
- 这个开关用于使能或禁用子中断源的中断请求。
- 例如，如果SUBMASK寄存器的某位被清除（即设置为0），则对应的子中断源的中断请求将被屏蔽。
源挂起标志（SRCPND）：
- 这个寄存器用于记录哪些中断源的中断请求已经发生但尚未被处理。
- 在流程图中，SRCPND寄存器的值会被传递到开关（MASK）和优先级（MODE）模块。
开关（MASK）：
- 这个模块用于使能或禁用中断请求的传递。
- 它使用INTMSK寄存器的值来决定是否允许中断请求通过。
- 在代码中，INTMSK &= ~(1 << 5);操作使能了EINT8_23中断组。
优先级（MODE）：
- 这个模块用于设置中断的优先级。
- 它可能涉及到优先级寄存器（例如INTPR），但在您提供的代码中没有直接使用。
中断挂起标志（INTPND）：
- 这个寄存器用于记录哪些中断已经发生但尚未被处理。
- 在流程图中，INTPND寄存器的值会被传递到CPU。
- 在代码中，INTPND = INTPND;操作用于清零中断挂起寄存器。
CPSR（I, F）：
- 这是当前程序状态寄存器（CPSR）中的两个位，用于控制中断使能和禁止。
- CPSR寄存器的I位用于使能或禁止IRQ中断，F位用于使能或禁止FIQ中断。
- 在代码中，通过修改CPSR寄存器来使能IRQ中断。
CPU（ARM920T）：
- 最终，处理完的中断请求会被传递到CPU进行处理。
- CPU会根据中断的优先级和当前的中断使能状态来决定是否响应中断。

总结来说，流程图中展示了从中断请求源到CPU的整个中断处理过程，而您提供的寄存器在这个过程中起到了关键的作用。每个寄存器都有其特定的功能，共同协作以确保中断能够被正确地处理。

发生中断处理

mrs r0, cpsr
- 这条指令将当前程序状态寄存器（CPSR）的值移动到通用寄存器r0中。
- CPSR包含了处理器的状态信息，如条件标志、中断使能位等。
bic r0, r0, #0x1f
- 这条指令对r0寄存器进行位清除（Bit Clear）操作，用于清除CPSR中的模式位（最低的5位，即0x1F）。
- 这样做是为了将当前的处理器模式位清零，为下一步设置新的模式做准备。
orr r0, r0, #0x12
- 这条指令对r0寄存器进行位或（Bit OR）操作，将模式位设置为0x12。
- 在ARM架构中，0x12代表IRQ模式。
msr cpsr_c, r0
- 这条指令将r0寄存器的值移回CPSR。
- 由于使用了cpsr_c而不是cpsr，这条指令仅修改CPSR中的条件码标志位和模式位，而不会影响其他位（如中断使能位）。
- 这一步完成了处理器模式从当前模式切换到IRQ模式的操作。
ldr sp, =0x40000C00
- 这条指令将立即数0x40000C00加载到栈指针（SP）寄存器中。
- 这样做是为了初始化IRQ模式的栈指针，为即将到来的中断处理程序准备栈空间。
- 0x40000C00是为IRQ模式预设的栈地址。