调试设计

概述

FPGA设计的调试是一个多步骤的迭代过程。就像大多数复杂的问题一样最好将FPGA设计调试过程分解为更小的部分，例如，通过专注于使设计工作的一小部分发挥作用，而不是试图使整体发挥作用一次完成设计工作。经过验证的设计和调试方法的一个例子是迭代通过设计流程，一次添加一个模块，并使其在整个设计的背景。您可以在任何组合中使用此设计和调试方法以下设计流程阶段：

•RTL级设计模拟

•系统内调试

除了使用“设置调试”向导，您还可以使用Tcl命令创建、连接、，并将调试核心插入到合成的设计网表中。有关调试的更多信息，请参阅Vivado Design Suite用户指南：编程和调试（UG908）。

RTL级设计仿真

您可以在模拟验证过程中对设计进行功能调试。AMD提供AMD Vivado的全设计模拟功能™ 模拟器。你可以使用Vivado模拟器以执行您的设计的RTL模拟。在RTL级别调试设计的好处仿真环境包括整个设计的完全可见性和快速迭代的能力通过设计和调试周期。有关如何配置和启动的更多信息仿真，请参阅Vivado Design Suite用户指南：逻辑仿真（UG900）。

系统内调试

Vivado IDE还包括一个逻辑分析功能，使您能够在系统中执行调试后实现了FPGA器件的设计。系统内调试的好处您能够在实际系统中调试定时准确的后期实现设计环境以系统速度运行。系统内调试的局限性包括与使用仿真模型和潜在更长的设计相比，调试信号的可见性，实现和调试迭代，这取决于设计的大小和复杂性。Vivado IDE提供了几种不同的方法来调试您的设计。您可以使用一个或多个根据您的需要，使用这些方法调试您的设计。有关更多信息，请参阅Vivado设计套件用户指南：编程和调试（UG908）。