1. 地址总线A15~Ao(低),存储空间(按字节编址)分配如下 2000H~3FFFH为ROM区, 5000H~6FFFH为RAM区。用 ROM芯片(4Kx4)和RAM芯片(4Kx4)组成该存储器。请回答 ：(1)分别需要ROM和RAM多少片? (2)用二进制形式写出每组芯片的地址范围,并说明可以通过哪些地址位来形成片选信号。
   解：参照P123 (1)ROM区的地址范围为2000H~3FFFH ,(H16进制位缩写)
   3FFFH-2000H+1=2000H=2*16^3=2^13=8KB,（1KB=2^10）
   即具有8K的地址空间, 8K*8（1B=8b）/4k*4=2*2=4片,因此需要4Kx4的ROM芯片4片，每两片位扩展,两组之间进行字扩展。
   同理RAM的地址范围为5000H-6FFFH ,具有8K的地址空间,因此也需要 RAM芯片4片，每两片位扩展，两组之间进行字扩展。

       （2）

1. 设短实数(float)型变量x=-158.625 ,请

1. 写出-158.625的二进制形式。
   （2)根据IEEE754标准写出x的浮点数形式。
   (3)若该变量在存储器中的形式(16进制)为C3 1E A0 00 ,请问,在该计算机中浮点数表示方法是不是遵循了IEEE754标准？
   解: (1) (-158.625) 10= (-10011110.101) 2
   参照P56(2) -10011110.101=-1.0011110101x2^111
   阶码为111+1111111 (7FH) =10000110
   浮点数形式为: 1 100 0011 0001 1110 1010 0000 0000 0000

数符

阶码（含阶符）

尾数

数符：表示浮点数的正负。

阶码：用移码表示。位数8

尾数：用原码表示，（只包含小数位）位数23

总位数：32
(3)

浮点数形式为: 1 100 0011 0001 1110 1010 0000 0000 0000

四位对一位：  C     3    1    E     A  0    0    0

上述浮点数写成16进制形式为: C31EA0 00,说明遵循了该标准。 

3.主存的容量为128KB, Cache（缓存）的容量为2KB,按字节编址。块的大小为32个字节,采用直接映射方式。
（1)主存的地址为多少位，可以分为多少块？
(2)缓存的地址为多少位，可以分为多少块？
（3)写出直接映射方式下的内存的地址格式。
4) 内存地址为B7FC的字节映射到缓存的哪 块中?
解: (1)主存的地址需要17(128KB=2^17)位,可以分为(128K/32)=4*2^10=4*1024=4096块。
2)缓存地址为11(2KB=2^11)位,可以分为(2K/32) =1024/16=64块。
参照P131(3)

主存字块标记6位(17-11=6)

缓存块号6位(11-5=6)

块内地址5位(32=2^5)

(4) B7FC写成二进制形式为: 从后往前

主存字块标记6位(17-11=6)

缓存块号6位(11-5=6)

块内地址5位(32=2^5)

01011 0                      111 111                           1 1100

缓存对应的块号为111111,是十进制的63,所以对应缓存的第63块。
4某计算机系统CPU的主频为50MHz,想在主存和硬盘之间进行连续数据交换，若数据传输速率要求达到3MBps,有两种数据传输控制方式可以选择，DMA方式和程序中断方式。请问：

1. 若采用DMA方式与主存交换数据,DMA控制器的预处理需要800个时钟周期,后处理需要400个时钟周期,在DMA进行数据传输过程中不需要考虑访存冲突,每次DMA完成6KB数据的传输,则CPU需要用多少比例的时间进行硬盘传输管理。
   (2)若改为中断方式进行传输,每次中断可以传输6B,每次中断需要100个时钟周期,则CPU需要用多少比例的时间进行硬盘传输管理。
   (3)你认为哪种传输控制方式比较合适。
   注意:本题中1M=10^6 , 1K=10^3)
   参照P157,P166 解:  DMA方式下,若要达到3MBps,则需要每秒进行3M/6K=3*10^6/(6*10^3)=500次DMA传输过程。每次DMA传输需要用800+400=1200个时钟周期,每秒共需500*1200=600000个时钟周期。而CPU每秒共有时钟周期50*10^6个,因此600000/ (50*10^6) *100%=1.2%,因此CPU需要用1.2%的比例进行 DMA传输管理。(4分)
   (2)若采用中断方式,一次中断传输6B,则要达到3MBps,则每秒需要中断3M/6=500000次。每次中断需要100个时钟周期,则管理中断每秒共需500000*100=50*10^6. CPU每秒共有时钟周期50*10^6,因此CPU要100%的时间进行中断传输管理。
   (3)对比上述两种方式,对于高速IO传输,显然采用DMA方式比较好。(比例越小越好)

5、某微机指令格式如下所示:
15                     10 9                      8 7                      0

OP

x

D

格式中OP为操作码, D为偏移量, X为寻址特征位。寻址特征位的值和寻址方式的对应关系如下表所示。

寻址特征x的值	表示的寻址方式
00	直接寻址（直接后八位）
01	用变址寄存器R1进行变址寻址 （后八位加上R1）
10	用基址寄存器R2进行基址寻址(后八位加上R2）
11	相对寻址（后八位加上PC）

设(PC) =1300H, (R1) -2012H, (R2)-4528H, (H代表十六进制数),请分别写出如下四条指令的有效地址:
参照P178，P188(1) 3472H (2) 4214H (3)3352H (4)2561H
(5)若该系统指令操作码长度固定,则最多可以表示多少条指令?
解(1) 3472H写出二进制形式为0011 0100 0111 0010,寻址特征位是00.
表示直接寻址,有效地址则为0111 0010,即十六进制的72H.
(2) 4214H写出二进制形式为0100 0010 0001 0100,寻址特征位是10,表示基址寻址,则有效地址为R2,的内容加上形式地址4528H+14H=453CH.
(3) 3352H写出二进制形式为0011 0011 0101 0010,寻址特征位是11 表示相对寻址,则有效地址是PC的值加上形式地址值:
1300H +52H=1352H.
(4)2561H写出二进制形式为0010 0101 0110 0001,寻址特征位是01表示变址寻址,有效地址为2012H+61H=2073H.
(5)操作码长度一共6位,最多可以表示2^6=64条指令