1.   I/O设备的编址方式通常有___统一编址__和_独立编址__两种方式。P145

2．Cache是一种高速缓冲存储器，是为了解决____CPU____和___主存____之间速度不匹配而采用的一项重要技术。P124

 3．在计算机系统中，I/O设备与主机传递消息的控制方式除了程序查询方式、程序中断方式(硬件方式)外，还有__DMA__方式、__通道_方式、__I/O处理机__方式（软件方式）。P1481． I/O设备的编址方式通常有___统一编址__和_独立编址__两种方式。P145

4．动态随机存储器常见的刷新方式有___集中式__刷新、__分散式__刷新、_异步式___刷新三种。P109

5．直接寻址方式中，指令的地址码部分直接给出操作数在内存中的    真实地址EA（有效地址）   ，在执行阶段只需要____1____次访存即可得到操作数。P178

6．RISC称为 ___精简指令系统计算机      ，与其对应的是___CISC    ，即复杂指令系统计算机。P189

7．用二进制代码0、1表示的计算机语言称为____机器语言______，用助记符编写并增加了指示性指令的计算机语言称为____汇编语言____。

8．CPU从主存取出一条指令并执行该指令所需的全部时间叫做___指令周期_。P203

9．Cache与主存的地址映射方式会直接影响到Cache—主存系统的工作效率，常见的映射方式主要有：___直接__映射、__全相联___映射和___组相联__映射。P128

1．CPU的组成中不包含______。                 ( B )  P197                                                          

(A) 寄存器          (B) 存储器          (C) 控制器      (D) 运算器

2．计算机操作的最小时间单位是______。                ( D )

(A) 中断周期         (B) CPU周期   (C) 指令周期    (D) 时钟周期

3． 一个16K×32位的静态存储器芯片，其地址线和数据线的总和是______。( C )

16k=2^14

14+32=46        

(A) 32          (B) 36       (C) 46         (D) 48

4．若采用双符号位进行补码运算，运算结果的符号位为10，则_。 ( A )P64

计算机运算溢出检测机制，采用双符号位，00表示正号，11表示负号。如果进位将会导致符号位不一致，从而检测出溢出。结果的符号位为01时，称为上溢(正溢出);为10时，称为下溢(负溢出)。

(A) 产生了下溢                   (B) 产生了上溢

 (C) 运算结果正确，为负数         (D) 运算结果正确，为正数

5．控制存储器存放的是_______。             (  C  )      P237                       

(A) 机器指令     (B) 机器指令和数据   (C) 微程序   (D) 微程序和数据

6．设，则=       。            ( D )   

正整数的反码为符号位加其本身，负数的反码符号位加其各位取反                      

(A) 0.1011          (B) –0.1011        (C) –0.0101    (D) –0.0100

7．下面哪个选项属于三总线结构。              (  D  )   P8                   

(A) 地址总线、数据总线和控制总线三组传输线

(B) 设备总线、主存总线和控制总线三组传输线

(C) I/O总线、主存总线和系统总线三组传输线

(D) I/O总线、主存总线和DMA总线三组传输线

8．中断向量可提供       。             (  C  )    P211                             

(A) 被选中设备的地址                  (B) 传送数据的起始地址

(C) 中断服务程序入口地址的地址        (D) 主程序的断点地址

9．CPU响应中断的时间是       。          (  A  )     P213                        

(A) 执行周期结束           (B) 取指周期结束

(C) 中断源提出请求         (D) 间址周期结束

10．为了便于实现多级中断，保护现场信息最有效的办法是采用_。 ( B ) P219        

(A) 通用寄存器    (B) 堆栈     (C) 存储器    (D) 外存
11．虚拟存储技术主要解决存储器的       问题。   (  B  )                        

(A) 提高主存储器的存取速度   

(B) 扩大主存储器的存储空间，并能进行自动管理和调度   

 (C) 提高外存储器的存取速度   

(D) 扩大外存储器的存储空间

12．在定点二进制运算器中，减法运算一般是通过       来实现的。 (  B  )          

(A) 原码运算的二进制减法器    (B) 补码运算的二进制加法器  

(C) 原码运算的十进制加法器    (D) 补码运算的二进制减法器

13．微程序控制器中，机器指令与微指令的关系是       。 (  D  )                  

(A) 每一条机器指令都由一条微指令来执行

(B) 一段机器指令组成的程序可由一条微指令来执行

(C) 一条微指令由若干条机器指令组成

 (D) 每一条机器指令由一段用微指令编成的微程序来执行

14．在一个串行传输系统(1起始位+1停止位+8数据位)中，每秒钟可传输120个字节的数据，其比特率为       。  (  C  )  P14

比特率:120B=120*8=960b

波特率：120*10

(A) 80比特    (B) 120比特     (C) 960比特    (D) 160比特

15．三种总线控制方式中，       方式对电路故障最敏感。  (  A  ) P10             

(A) 串行链接      (B) 定时查询  

(C) 独立请求      (D) 以上都不正确

16．寄存器间接寻址方式中，操作数处在       。 (  B  )  P180                 

(A) 通用寄存器    (B) 主存单元   (C) 程序计数器    (D) 堆栈

17．若某存储器的存取周期为100ns，每个存取周期可以传输一个字节的二进制数据，则该存储器的数据传输率为       。      (  D ) P12  1s=10^9 ns                                 

(A) 位/秒              (B) 位/秒               100ns=10^-7s

 (C) 位/秒              (D) 位/秒         <—— (1/10^-7)*8

18．浮点数加减运算中，对阶的方法是       。  (  A  )  P73                          

(A) 将较小的一个阶码调整到与较大的一个阶码相同

(B) 将较大的一个阶码调整到与较小的一个阶码相同

(C) 将被加数的阶码调整到与加数的阶码相同

 (D) 将加数的阶码调整到与被加数的阶码相同

19．接口是       之间的逻辑部件。   (  B  )  

I/O接口是CPU和I/O设备之间交换信息的媒介和桥梁。                               

(A)  CPU与系统总线           (B) 系统总线与I/O设备  

(C) 主存与I/O设备             (D) 运算器与I/O设备

20．假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是       。(  C  )   

(A) 80MB/s    (B) 40MB/s     (C) 20MB/s    (D) 10MB/s

10/2*4=20

1. 设机器数字长为8 位（含一位符号位在内），若A = +15，B = +24，求 [A-B],

并判断有无溢出，如果没有溢出还原成真值（十进制）。

  A= +15=（+0001111）2 （都是七位）
     B=+24=（+0011000）2
     [A]补=0 000 1111
     [B]补=0 001 1000

（正整数的反码=补码=原码，负数的反码符号位加其各位取反  负数补码=反码+1）
     [-B]补=1 110 1000                 

             0，0 0 0 1 1 1 1
        +   1，1 1 0 1 0 0 0
        =    1，1 1 1 0 1 1 1

 [A-B]补= 1，1 1 1 0 1 1 1  

A-B= (-0001001)B = (-9)D  （原=补+1  ）

                没有溢出                         

2．CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率。P125

解：命中率=1900/(1900+100)=0.95   

     平均访问时间=0.95*50+（1-0.95）*250=60ns 

效率50/60=83.3%  

3．现有一I/O设备与主存之间进行字符传输，要求传输率为960000bps。如果采用DMA传输方式，每次传送数据支持的最大批量为3000B，如果采用程序中断方式，每次传输一个字节。假设处理任何一次中断都需要5μs，且DMA传输字符过程中无时间间隙，不计预处理时间。求分别采用DMA方式与程序中断方式，每秒用于该设备传输字符的时间是多少？

解：已知该I/O设备数据传输率为9600bps，则每秒传送的数据量为9600/8=1200B（1B=8b）

（1）若采用DMA方式，传输1200B的数据共需1200个存取周期，每传输300B的数据需中断一次做后处理，则每秒内用于该设备数据传输的时间为：

0.1μs×1200+4μs×（1200/300）=136μs                 (5分)

（2）若采用中断方式，每传输一个字节就要申请一次中断，所以每秒用于该设备传输数据的时间为：

4μs×1200=4800μs                (5分)

由此可以看出，在进行批量数据传输时采用DMA方式数据更快、系统工作效率更高。

1. 某指令系统字长为16位，地址码取4位，试提出一种方案，使该指令系统有8条三地址指令、16条二地址指令、100条一地址指令。P177

4位OP
0000，
……，     A1，A2，A3；8条三地址指令  
0111，
1000，0000，
……，……，     A2，A3；16条二地址指令 
1000，1111，
1001，0000，0000，
……，……，……，     A3；100条一地址指令  
1001，0110，0011，

2．设 CPU内有下列部件：PC、IR、SP、AC、MAR、MDR 和 CU，要求：

（1）请写出无条件转移指令JR X的信息流。

（2）若中断时采用断点进栈的方式，请写出中断周期的信息流。

2．（1）JR X取指的数据流为：

         (PC)->MAR

          1->R

          M(MAR)->MDR

         (MDR)->IR

         OP(IR) ->CU

(PC)+1->PC  

        无条件转移指令JR X执行的数据流为：

         Ad(IR)->PC   

（2）中断周期数据流为：

程序断点 进栈

(SP)- 1->MAR

1->W

PC->MDR

MDR->M(MAR)

向量地址-> PC

0->EINT（置“0”）                     

3．设CPU共有16根地址线，8根数据线，并用      （低电平有效）作访存控制信号，R/  作读/写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器。要求主存地址空间分配为：

0000～4095为系统程序区；

4096～12287为用户程序区。

（1）根据以上十进制地址范围写出二进制地址范围，并确定这两个区域的容量分别为多少。

（2）指出选用的存储芯片类型及数量；
    （3）详细画出存储芯片的逻辑框图。

（1）二进制地址范围为：

系统程序区： 0000000000000000~0001111111111111  容量为212×8位 = 4K×8位 

用户程序区：0001000000000000~0010111111111111   容量为213×8位 = 8K×8位

（2）选片：系统程序区选择：4K × 4位ROM芯片，数量2片；

用户程序区选择：4K × 8位RAM芯片：数量2片；

（3）逻辑框图如下：（4分）

    A15和       信号可以互换。