Q:本期我们使用BCD计数器设计实现分--秒--厘秒实时时钟。
A:实时时钟设计:在2个七段数码管上显示分钟(从0到59),在2个七段数码管显示秒(从0到59),在2个七段数码管上显示厘秒,即百分之一秒(从0到99);分钟可自由设定,时钟有暂停/恢复功能。
计数器Verilog代码:
例化时在DE2-115开发板的HEX5和HEX4上显示分钟,在HEX3和HEX2上显示秒,在HEX1和HEX0上显示厘秒。当按下KEY1后,使用SW7~SW0设定时间的分钟部分。按下KEY0不松开,时钟停止计时;释放KEY0后,时钟继续计时。
Signal Tap仿真调试在HEX[5:0]上显示实时时钟: