（零）这篇博客在干什么

由于本篇博客可能会涉及到较多数学方面的东西，所以我们在一开始先确定一下本文究竟想要做一个什么事情，以便于大家（以及我自己）对整体有一个较强的把握，而不至于被淹没在不知所云的符号之海之中。

从一个high level的角度来讲，《网络空间内生安全：拟态防御与广义鲁棒控制》一书中所提到的所谓编码信道数学模型就干了这么一个事儿：

从理论上证明了DHR架构可以作为实现内生安全的一种方法。

那么具体是怎么证明的呢，这就是我们接下来整篇博客所要试图讲清楚的东西。

（一）内生安全与香农信道编码定理

在上一篇博文网络空间内生安全数学基础（1）——背景中，我们已经了解到了信息系统安全防御和香农可靠通信之间的关联，那么为什么要建立这种关联呢？原因是：

网络空间内生安全的基本问题可以描述为如何在一个存在非随机噪声的可重构有记忆信道上正确地处理和传输信息。

注意，这个地方的描述是【非随机噪声、有记忆信道】，而香农可靠通信假设的是【随机噪声、无记忆信道】（把握住对于噪声和信道的假设很重要，正如我们在网络空间内生安全数学基础（1）——背景中提醒大家注意的那样）。

那么利用这种抽象表达，就建立起了内生安全与香农信道编码定理之间的关系——对于网络攻击所导致的信息处理和传输、可靠性与通信噪声等错误都可以采用纠错编码思路进行解决。但是需要注意的是，经典香农通信模型假设无记忆信道，而信息系统可以被抽象为一种有处理能力的可重构有记忆信道；经典香农通信模型假设噪声随机，而网络攻击具有明显的非随机性，可以抽象为广义不确定扰动（包括随机通信噪声、随机物理失效、人为攻击噪声等）。

有了这种联系，《网络空间内生安全：拟态防御与广义鲁棒控制》一书发展了香农信道编码理论，在其基础上提出了编码信道理论（这个名字起得有点随意的……），相较于前者，编码信道理论导入了一些新的因素，例如非随机噪声在有记忆可重构结构信道上的随机性变化分析，再次从一个high level的角度来讲（但是没有开篇那么high），这个编码信道理论其实就是证明了这样一个事情：

基于概率论形式化证明了对于离散有记忆信道上的任何随机和非随机扰动，存在一种内源性的动态异构冗余消记忆的信道构造与编码方案，能够使平均译码错误概率任意小。

这个表述是不是有点熟悉，和香农第二定理很像是吧，香农第二定理其实就是编码信道理论（上面的这段话）在随机噪声无记忆信道条件下的一种特例。

（二）基本定义

在介绍数学模型之前呢，肯定是要介绍一些基本定义和假设了，编码信道理论里面的这部分内容主要就是针对漏洞、后门这种攻击方可以利用的东西和结构编码、元信道、纠错译码这些信息系统内生安全模型里面的结构进行的定义和假设，具体的结构在网络空间内生安全数学基础（1）——背景最后一张图里面有所提及，我们在这里再加深一下印象。

挑重点来说，我们可以从上图中看到，信源发出的信号依次经过结构编码、元信道和纠错译码，元信道有n个是因为DHR架构本身就有动态异构冗余的特性，而且因为该模型假设信道有记忆，所以上面有一个记忆清除模块，下面的广义扰动就是指随机或非随机扰动，这个是为了适应信息系统所面临的威胁在传统的香农定理上扩展出来的，前文也已经提到过了。

主体结构大概就是这五个部分，那么我们接下来开始正式介绍定义与假设：

假设1：
对于单个漏洞，攻击方通过扰动激活漏洞并产生信道错误需要的时间 $T_s>0$；对于协同漏洞，由于元信道的异构性，攻击方需要时间 $T_i>0$ 来协同漏洞并产生信道错误。

这里先解释一下什么是协同漏洞，上面的图所描述的系统里面有 $n$ 个异构元信道，这时针对其中某个元信道 $k$ 的单一漏洞进行可能无法对整个系统噪声影响（因为毕竟还有剩余 $n-1$ 个信道），那么如果想对整个系统造成影响的话，可能需要同时对系统中的 $\lceil \frac{n}{2}\rceil$ 个元信道所具有的漏洞同时利用（如果用大数裁决的话），那么这种对多个元信道所具有的漏洞同时利用的方式就被称为协同漏洞。

上述 假设1 说明了单个漏洞和协同漏洞的利用均需要一定的时间。

假设2：
对于单个后门，攻击方通过扰动激活后门并产生信道错误需要的时间 $T_s=0$；对于协同后门，由于元信道的异构性，攻击方需要时间 $T_i>0$ 来协同后门并产生信道错误。

（协同后门的概念和上述协同漏洞类似）

上述 假设 2 说明了单个后门的利用无需时间（可以看作系统内部的攻击），而协同后门的利用需要一定的时间。

假设3：
对于元信道，假设其中可以同时存在漏洞和后门，可以有记忆或无记忆，对广义扰动造成元信道错误或失效的记忆可消除。

上述 假设 3 说明了系统可以通过“记忆清除”模块进行记忆消除（如上图），若系统在 $t$ 时刻进行了记忆消除，且 $t_0<t<t_1$，那么任意 $t_0$ 时刻发生的信道错误将不影响任意 $t_1$ 时刻的信息传递。

定义1：
无记忆元信道是指元信道 $M_{C_0},M_{C_1},\cdots ,M_{C_n}$ 在 $T_s$ 时刻受到的不确定性扰动不会影响时刻 $t+T_s,(t>0)$。有传输概率：
$$\forall t\ge 0,\mathbb{P}(y\ne x|x)=p,$$
其中 $x$ 为信源信息，$y$ 为译码后信宿收到的信息。

定义2：
有记忆元信道是指元信道 $M_{C_0},M_{C_1},\cdots ,M_{C_n}$ 在 $T_s$ 时刻受到不确定性扰动的影响在时刻 $t+T_s,(t>0)$ 一直保持。有传输概率：
$$\exists T_s,\forall t\ge T_s,\mathbb{P}(y\ne x|x)=1,$$
其中 $x$ 为信源信息，$y$ 为译码后信宿收到的信息。

上述 定义1、定义 2 可与 假设 3 互相进行理解：
无记忆信道中，无论在何时刻受到了扰动，传输概率不受影响（定义1）；有记忆信道中，扰动影响传输概率（定义2）；而上图中的记忆清除模块可以擦除这种元信道对扰动的“记忆”（假设 3）。

（三）编码信道存在定理

如下的三个编码信道存在定理分别在不同条件下由浅入深地给出了“信道出错概率可以任意小”这一结论——对标香农第二定理，对具体证明部分不感兴趣的朋友们记住前面加粗这个部分的结论和对应的条件（在下文三个子标题的定理部分会给出）就可以了。
在接下来的三个子标题中，都是先给定理再给解释。
注：下面三个定理中的一些名词的具象化解释可以在上文第（二）部分：基本定义中的图中找到。

（三.壹）编码信道存在第一定理

元信道噪声（扰动）随机到达，结构编码和纠错译码无扰动和无记忆，记离散无记忆元信道为 $[P(y|x)]$，其中 $x,y$ 分别为输入、输出，编码信道容量为 $C$，噪声随机到达，若编码信息传输率 $R<C$，那么存在无记忆元信道 $n$ 足够大的编码信道，总可以在输入集合找到 $M^{\prime }=2^{nR}$ 个码字组成的一个码集合（码长为 $n$），在一定译码规则下使得信道输出错误概率 $P_E\le ϵ$，其中 $ϵ$ 为任意小正数。
（……定理结束分割线……）

上文已经提到了，定理中的条件很重要，那么这个编码信道存在第一定理的条件是这样的：

1. 噪声（扰动）随机到达
2. 结构编码和纠错译码无扰动和无记忆
3. 元信道离散无记忆

在这样的条件下，编码信道的$n$个元信道构造满足香农第二定理信道噪声随机且信道$n$次扩展无记忆条件的约束前提，因此该编码信道存在第一定理和香农第二定理等价，证明方式也相同。
作者通过这样的方式证明了上述第一定理。

（三.贰）编码信道存在第二定理

元信道噪声（扰动）非随机到达，结构编码和纠错译码无扰动和无记忆，记动态异构冗余与反馈消记忆构造后的离散有记忆编码信道为 $[P(y|xsf)]$，其中 $x,y,s,f$ 分别为输入、输出、记忆状态、反馈消记忆状态，编码信道容量为 $C$ 且对任意时刻 $t$ 有 $\forall t>0,C(t)\in [C_S,C_0]$，若时刻 $t$ 编码信息传输率 $R(t)<C(t)$，则只要码长与编码元信道构造数 $n$ 足够大，总可以在输入集合找到 $M^{\prime }=2^{nR(t)}$ 个码字组成的一个码集合，在一定译码规则下使得信道输出错误概率 $P_E(t)\le ϵ$，其中 $ϵ$ 为任意小正数。
（……定理结束分割线……）

上述编码信道存在第二定理的条件是这样的：

1. 噪声（扰动）非随机到达
2. 结构编码和纠错译码无扰动和无记忆
3. 编码信道离散有记忆

可以看到，相较于前文第一定理，该第二定理放松了一些条件：噪声到达由随机推广至非随机（因为本书利用广义扰动将攻击、异常等扰动均放在了同一个框架下，所以很难将其建模为随机噪声）、编码信道无记忆推广至有记忆（有记忆信道的假设也比无记忆信道假设更加严苛，且更符合现实情况）。

在这样的条件下，作者给出了编码信道存在第二定理的证明。
【证明开始】
对于存在攻击扰动的离散有记忆信道 $P(y_{i+1}(t)|x_{i+1}(t)s_i(t))$，$s_i(t)=0$ 表示前一序列 $i$ 正常输出对 $t$ 时刻 $i+1$ 序列的影响，其中攻击的影响会随着时间累积。$s_i(t)=1$ 表示前一序列 $i$ 异常输出，$t$ 时刻 $i+1$ 序列将一直以概率 $1$ 保持该异常状态。
不失一般性，假定在攻击到达之前的时间 $t$ 内，攻击成功干扰元信道的记忆性表现为时间上的负指数分布，即：
1） 假设攻击以速率 $\lambda$ 到达，则有：
$$P_s(t)=1-e^{-\lambda t}=p(t).$$
当引入反馈控制消记忆动作 $f(t)$，假定防御方重构恢复（或攻击记忆消除）以可控速率 $\mu$ 到达，则有：
$$P_r(t)=1-e^{-\mu t}=p(f(t)).$$
上述过程可由下图表示，其中 $S_0$ 为元信道初始无记忆初状态， $S_1$ 为元信道攻击记忆保持状态。

于是，对单个离散有记忆元信道，有译码错误概率：
$$P(y_i(t)\ne x_i(t)|x_i(t))=-\frac{\lambda }{\lambda +\mu }{e}^{-(\lambda +\mu )t}+\frac{\lambda }{\lambda +\mu }<1.$$

2） 若攻击在某时刻 $T_s$ 到达，系统将以概率 $1$ 保持该攻击状态（上文第（二）部分：基本定义中的定义二）。在该种情况下，由于防御方以 $\mu$ 速率实现重构恢复，则元信道在 $t$ 时刻的失效概率满足：
$$\forall t,t\in (0,\infty ),P_{si}(t)<1-(1-e^{-\mu t})=e^{-\mu t}<1,$$
表明记忆具有不确定性。在离散有干扰有记忆元信道中，动态异构冗余架构和反馈控制消记忆动作 $f(t)$ 的引入使得：
$$\forall t,P(y_{i+1}(t)|x_{i+1}(t)s_i(t)f_{i+1}(t))=p_{i+1}(t)<1,$$
其中，$f(t)=0$ 表示 $t$ 时刻反馈消记忆事件未到达，$f(t)=1$ 表示 $t$ 时刻反馈消记忆事件到达。由非随机扰动在攻击未到达之前具有基类型，因此编码信道容量处于一定范围（而非固定值）。引入反馈可控消记忆动作 $f(t)$ 后，编码信道容量将处于可控范围 $[C_S,C_0]$。

若攻击到达与反馈恢复时间服从上述负指数分布，整个编码信道存在稳态分布，此时 $C_S$ 为编码信道稳态时的信道容量，$C_0$ 为初始信道容量。

【前面的部分都还比较容易理解，接下来这里涉及到了一个小复杂的概念：】
设编码信道 $t$ 时刻输入序列为 $\mathbf{x}(t)=(x_1(t),x_2(t),\cdots ,x_n(t))\in X^n$，译码输出为 $\mathbf{y}(\mathbf{x}(t))=(y_1(x_1(t)),y_2(x_2(t)),\cdots ,y_n(x_n(t)))\in Y^n$。从 $X^n$ 种输入中随机选 $M=2^{nR(t)}$ 个序列作为码字，设 $X$ 为随机编码（所有元素独立、等概率出现），对于时刻 $t$ 所对应的接受序列 $\mathbf{y}(\mathbf{x}(t))$ 给定，若存在唯一的 $k\in [1,2^{nR(t)}]$，使得：
$$({\mathbf{x}}_k(t),\mathbf{y}(\mathbf{x}(t)))\in T_{XY}(n,ϵ),$$
则将 $\mathbf{y}(\mathbf{x}(t))$ 译码为 ${\mathbf{x}}_k(t)$，即 $F(\mathbf{y}(\mathbf{x}(t)))={\mathbf{x}}_k(t)$，其中 $T_{XY}(n,ϵ)$ 表示序列对 $(\mathbf{x}(t),\mathbf{y}(\mathbf{x}(t)))$ 是联合 $ϵ$ 典型序列。
【通俗一点，这里的意思就是“有典选典”：如果能构成联合典型序列，那么就选能构成典型序列的译码方式，原因也很简单，因为联合典型序列有很多好的性质，便于界定出错概率，典型序列的概念在这里不具体介绍，感兴趣的朋友们可以自行查阅相关资料。】

若发送消息为 ${\mathbf{x}}_m(t)$，接收序列为 $\mathbf{y}({\mathbf{x}}_m(t))$，则很自然地，译码错误概率可以表示为：
$$P_{em}=P({\mathbf{x}}_k(t)\ne {\mathbf{x}}_m(t)|\mathbf{y}({\mathbf{x}}_m(t))).$$
我们接下来要研究的就是这个译码错误概率。

令事件：
$$E_m(t)=\{({\mathbf{x}}_m(t),\mathbf{y}({\mathbf{x}}_m(t)))\in T_{XY}(n,ϵ),m\in [1,2^{nR(t)}]\}.$$

如果设发送的第一个消息为 ${\mathbf{x}}_1(t)$，那么译码错误概率可以被分为如下两个部分：
（1） 发送码字 ${\mathbf{x}}_1(t)$ 与接收码字 $\mathbf{y}({\mathbf{x}}_1(t))$ 不构成联合 $ϵ$ 典型序列，该事件记作 $E_1^C(t)$。
（2） 码字 ${\mathbf{x}}_k(t),k\ne 1$ 与接收码字 $\mathbf{y}({\mathbf{x}}_1(t))$ 构成联合 $ϵ$ 典型序列。
【这两个部分我们在这里再用通俗一点的语言表达一下：第一个部分很容易理解，事件 $E_m$ 在定义的时候就是根据联合 $ϵ$ 典型序列定义的，所以就取补集就可以了；第二个部分是这样的：因为另外的码字与接收码字构成联合 $ϵ$ 典型序列，所以根据上面“有典选典”的规则，直接选取了另外的码字，导致错了。】

第一个部分的译码错误概率为：
$$P(E_1^C(t))=1-P(E_1(t))\le ϵ.$$
【上面提到联合 $ϵ$ 典型序列有很多好性质，这个就是根据其中一个好性质 $P(E_1(t))\ge 1-ϵ$ 推出来的。】

第二个部分的译码错误概率为：
【因为 $E_m$ 在定义的时候就是根据联合 $ϵ$ 典型序列定义的，所以直接取 $k\ne 1$ 时候的概率和就行了。】
$$P_{e1}(t)=P({\mathbf{x}}_k(t)\ne {\mathbf{x}}_1(t)|{\mathbf{x}}_1(t))=\sum _{k\ne 1}P(E_k(t)|{\mathbf{x}}_1(t)),$$
其中：
【该式就是简单根据定义直接写下来的】
$$P(E_k(t)|{\mathbf{x}}_1(t))=\sum _{j=1}^{Y^n}P({\mathbf{y}}_j({\mathbf{x}}_1(t))|{\mathbf{x}}_1(t))P(({\mathbf{x}}_k(t),\mathbf{y}({\mathbf{x}}_1(t)))\in T_{XY}(n,ϵ))=P(({\mathbf{x}}_k(t),\mathbf{y}({\mathbf{x}}_1(t)))\in T_{XY}(n,ϵ)),k\ne 1.$$

又当 ${\mathbf{x}}_k(t),\mathbf{y}({\mathbf{x}}_1(t)),({\mathbf{x}}_k(t),\mathbf{y}({\mathbf{x}}_1(t)))$均为 $ϵ$ 典型序列时，有：
$$P({\mathbf{x}}_k(t))\le 2^{-n[H(X)-ϵ]},$$
$$P(\mathbf{y}({\mathbf{x}}_1(t)))\le 2^{-n[H(Y)-ϵ]},$$
$$\Vert T_{XY}(n,ϵ)\Vert \le 2^{-n[H(XY)+ϵ]}.$$
【这三个式子也是根据 $ϵ$ 典型序列的性质来的】

因为 $\mathbf{y}({\mathbf{x}}_1(t))$ 仅由 ${\mathbf{x}}_1(t)$ 产生，与 ${\mathbf{x}}_k(t),k\ne 1$独立，因此：
$$P(E_k(t)|{\mathbf{x}}_1(t))=\sum _{{\mathbf{x}}_k(t),\mathbf{y}({\mathbf{x}}_1(t)),({\mathbf{x}}_k(t),\mathbf{y}({\mathbf{x}}_1(t)))\in T_{XY}(n,ϵ)}P({\mathbf{x}}_k(t))P(\mathbf{y}({\mathbf{x}}_1(t))),k\ne 1.$$

结合上面三个式子，有：
【用到了互信息的性质：$I(XY)=H(X)+H(Y)-H(XY)$】
$$P(E_k(t))\le 2^{-n[I(XY)-3ϵ]}.$$

对其进行求和，有：
$$\sum _{k\ne 1}P(E_k(t))\le (2^{nR(t)}-1)2^{-n[I(XY)-3ϵ]}.$$

由于互信息即信道容量（$I(XY)=C(t)$），上式可写为：
$$\sum _{k\ne 1}P(E_k(t))\le 2^{n[R(t)-C(t)+3ϵ]}.$$

$\forall \eta =3ϵ>0,R(t)<C(t)-\eta ,n\to \infty$，有：
$$\sum _{k\ne 1}P(E_k(t))\to 0.$$

于是在 $t$ 时刻，译码错误概率：
【前文译码错误概率的两个组成部分，前一部分被 $ϵ$ 界定住，后一部分趋近于 $0$】
$$P_e(t)=P(E_1^C(t))+P_{e1}(t)\le ϵ,$$
即译码错误概率 $P_e(t)$ 可为任意小。

【证毕】

（三.叁）编码信道存在第三定理

元信道、结构编码和纠错译码噪声（扰动）非随机到达，结构编码和纠错译码有记忆且记忆可消，记动态异构冗余与反馈消记忆构造后的离散有记忆编码信道为 $[P(y|xsf)]$，其中 $x,y,s,f$ 分别为输入、输出、记忆状态、反馈消记忆状态，编码信道容量为 $C$ 且对任意时刻 $t$ 有 $\forall t>0,C(t)\in [C_S,C_0]$，若时刻 $t$ 编码信息传输率 $R(t)<C(t)$，则只要码长与编码元信道构造数 $n$ 足够大，总可以在输入集合找到 $M^{\prime }=2^{nR(t)}$ 个码字组成的一个码集合，在一定译码规则下使得信道输出错误概率 $P_E(t)\le ϵ$，其中 $ϵ$ 为任意小正数。
（……定理结束分割线……）

上述编码信道存在第三定理的条件是这样的：

1. 噪声（扰动）非随机到达
2. 元信道、结构编码和纠错译码均有扰动和记忆
3. 编码信道离散有记忆

可以看到，相较于前文第二定理，该第三定理放松了一些条件：将无噪声无记忆结构编码和纠错译码推广至有噪声和记忆的情况下，比第二定理更加严苛，且更符合现实情况。

在这样的条件下，作者给出了编码信道存在第三定理的证明，证明分为两个部分：

1. 讨论随机扰动的情况
2. 讨论非随机扰动的情况

在这两个部分中，由于第三定理中的编译码执行体元信道、动态异构的结构编码分路器、动态异构可消记忆的纠错译码表决器均会遭到扰动，因此也是分别将这三个部分拆开来进行证明的。

【证明开始】
（一）首先讨论随机扰动的情况

（1）编译码执行体元信道的输出错误概率
章节三.贰中已经证明了，元信道输出错误概率 $P_e(t)\le ϵ$，其中 $ϵ$ 为任意小正数。

（2）结构编码分路器与纠错译码表决器的物理失效问题
$\forall t$，随机噪声成功造成结构编码分路器或纠错译码表决器输出出错的概率 $P_e(t)$ 满足：
$$0<P_e(t)<1.$$

不失一般性，设异构的结构编码分路器或纠错译码表决器可选余度为 $n$，且假设单个结构编码分路器或纠错译码表决器物理失效到达服从速率为 $\lambda$ 的负指数分布，单个结构编码分路器或纠错译码表决器修复服从速率为 $\mu$ 的负指数分布，则单个结构编码分路器或纠错译码表决器状态与章节三.贰中的状态图相同，为了预期进行区分，将编码器或解码器初始状态和失效状态分别记作 $s{c}_0$ 和 $s{c}_1$。
由此可求得稳态可用概率 $P_{s{c}_0}$ 和失效概率 $P_{s{c}_1}$：
$$P_{s{c}_0}=\frac{\mu }{\lambda +\mu },P_{s{c}_1}=\frac{\lambda }{\lambda +\mu }.$$

接下来的讨论分为两种情况：（1）纠错译码表决器修复速率 $\mu$ 足够大；（2）$\mu ,\lambda$ 一定。

先讨论 $\mu$ 足够大的情况：
$$P_{s{c}_0}=\frac{\mu }{\lambda +\mu }\to 1-{ϵ}_0.$$

然后讨论$\mu ,\lambda$ 一定的情况：
由修复速率表达式：
$$U=\underset{t\to 0}{\lim }\frac{u(t)-u(0)}{t},$$
当 $n=1$ 时，
$$U=\underset{t\to 0}{\lim }\frac{1-e^{-\mu t}}{t}=\mu .$$

当 $\mu$ 与 $\lambda$ 一定且 $n>1$ 时，至少有 $n$ 余度同时修复以保证一个余度可用，于是有：
$$U\ge \underset{t\to 0}{\lim }\frac{n(1-e^{-\mu t})(e^{-\mu t}{)}^{n-1}+O(t)}{t}=n\mu .$$

因此对于余度为 $n$ 且 $n$ 足够大（意味着修复速率 $n\mu$ 足够大）的结构编码分路器或纠错译码表决器有：
$$P_{s{c}_0}=\frac{n\mu }{\lambda +n\mu }\to 1-{ϵ}_0,$$
其中 ${ϵ}_0$ 为任意小正数。

综上，扰动随机的情况下，当纠错译码表决器修复速率 $\mu$ 足够大或者余度 $n$ 足够大时，结构编码分路器或纠错译码表决器异常概率为：
$$P_{e1}=1-P_{s{c}_0}\to {ϵ}_0.$$

（二）再来讨论非随机扰动的情况

首先，在设计层面引入一些新的假设：

假设4：
对于结构编码单元，通过对其进行拟态化设计，可以将其划分为分路器和结构编码执行体。
（1） 分路器功能足够简化，只需完成状态无关的输入报文复制分发。
在采用分光器等物理器件实现时，（由于结构足够简单）假设分路器中既没有漏洞也没有后门，对于攻击等非随机扰动不具有记忆性；在采用逻辑固化/硬化/防篡改、每次处理前存储初始化等机制时，功能足够简化可进行形式化验证，假设分路器中有漏洞无后门，对于攻击等非随机扰动的记忆可消除。
（2） 结构编码单元除分路器之外的复杂功能由编码执行体实现。
结构编码执行体采用类似元信道方式实现，假设其中可以同时存在漏洞和后门，可以有记忆或无记忆，记忆可消除。

假设5：
对于纠错译码单元，通过对其进行拟态化设计，可以将其划分为表决器和纠错译码执行体。
（1） 表决器功能足够简化，只需完成状态无关的输出报文大数表决。
在采用逻辑固化/硬化/防篡改、每次处理前存储初始化等机制时，功能足够简化可进行形式化验证，假设表决器中有漏洞无后门，对于攻击等非随机扰动的记忆可消除。
（2） 纠错译码单元除表决器之外的复杂功能由纠错译码执行体实现。
纠错译码执行体采用类似元信道方式实现，假设其中可以同时存在漏洞和后门，可以有记忆或无记忆，记忆可消除。

【这两个假设主要是将结构编码或纠错译码单元分别划分为了两个部分，其中一个部分结构足够简单，以至于不存在后门（对于分光器等物理器件而言，甚至不存在漏洞）；另一个部分与元信道类似，相关出错概率分析也类似。】

（1）元信道
同样，章节三.贰中已经证明了，元信道输出错误概率 $P_e(t)\le ϵ$，其中 $ϵ$ 为任意小正数。

（2）结构编码
针对结构编码，由 假设4 可知，结构编码分路器设计足够简化，有两种情况：
（1）使其成为功能单一的物理器件如分光器，仅具备复制分发功能。于是因漏洞后门问题造成其异常错误概率 $P_{e1}=0$；

（2）使其有漏洞无后门，对于漏洞，因复制分发在多次操作之间无需共享与状态同步，可通过逻辑固化与存储初始化使得结构编码分路器记忆可消除。
在这种情况下，对于任意时刻 $t$，噪声成功造成结构编码分路器输出出错概率
$$P_{e1}(t)=\frac{p_0}{n},$$
其中 $p_0$ 为单个分路器输出出错概率。

当可选异构纠错译码表决器数 $n$ 足够大时，有：
$$\forall t\in (0,\infty ),P_{e1}(t)=\frac{p_0}{n}\to {ϵ}_0,$$
结构编码分路器输出出错概率 $P_{e1}(t)$ 任意小。

（3）纠错译码
由 假设5 可知，纠错译码表决器设计足够简化，使其有漏洞无后门，又通过逻辑固化与逐次存储初始化使得纠错译码表决器记忆可消除。由于元信道失效概率随机化，于是针对触发纠错译码表决器漏洞的噪声或扰动具有随机性；此外，造成物理失效的噪声或扰动同样具有随机性。
【如上文第（二）部分：基本定义中的图中可以看到，纠错译码部分在元信道之后，所以元信道失效概率也会对其造成影响，因此在这里引入了一个元信道失效概率随机化的概念。不难理解，通过动态异构冗余（DHR）和反馈消记忆机制，噪声不是对整个系统永久造成影响的，因此失效概率是随机化的。】

对任意时刻 $t$，噪声成功造成纠错译码表决器输出出错的概率：
$$0<P_{e_2}(t)=p_1{p}_2<1,$$
其中 $p_1<1$ 为元信道失效造成的输出异常概率，$p_2<1$ 为由于元信道的触发致使纠错译码表决器漏洞触发失效的概率。

接下来的讨论将分为两个部分：（1）元信道修复速率 $\mu$ 足够大；（2）$\mu$ 一定，异构纠错译码表决器数 $n$ 足够大。

先讨论 $\mu$ 足够大的情况：
由上文 章节三.贰证明2)部分 中的结论，元信道在 $t$ 时刻失效概率满足：
$$\forall t\in (0,\infty ),P_{si}(t)\le e^{-\mu t},$$
因此若元信道反馈修复速率 $\mu$ 足够大，有：
$$\forall t\in (0,\infty ),P_{e_2}(t)=p_1{p}_2=P_{si}(t)p_2\le e^{-\mu t}{p}_2\to {ϵ}_1,$$
$P_{e_2}(t)$ 足够小。

然后讨论 $\mu$ 一定，$n$ 足够大的情况：
$$\forall t\in (0,\infty ),P_{e_2}(t)=\frac{p_1{p}_2}{n}\le \frac{e^{-\mu t}{p}_2}{n}\to {ϵ}_1,$$
$P_{e_2}(t)$ 足够小。

因此，当元信道修复速率 $\mu$ 足够大或异构纠错译码表决器数 $n$ 足够大时，结合章节三.贰中的编码信道第二定理，整个过程系统错误概率为：
$$\forall t\in (0,\infty ),P_E(t)=P_{e_1}(t)+P_e(t)+P_{e_2}(t)={ϵ}_0+ϵ+{ϵ}_1={ϵ}^{\prime },$$
其中 ${ϵ}^{\prime }$ 可以为任意小正数。
【 $P_{e_1}(t)$ 为结构编码（简单结构）的出错概率，$P_e(t)$ 为元信道的出错概率，$P_{e_2}(t)$ 为纠错译码（简单结构）的出错概率。】

【证毕】

三个定理冗长的证明过程终于结束了，如果最终有一个take home message的话那就是：

当元信道修复速率 $\mu$ 足够大或异构纠错译码表决器数 $n$ 足够大时，整个系统的出错概率可以任意小，这里面的 $\mu$ 足够大对应着DHR架构的动态性D， $n$ 足够大对应着DHR架构的异构性H和冗余性R。

（四）总结

在这片博文的最后，我们再次强调一下，上面那么多的符号、公式、推论、定理等等都只是为了这一个结论服务的：

DHR架构可以作为实现内生安全的一种方法。

它给出了DHR架构保证内生安全的一种充分性（但可能非必要），通俗来说就是，想要保证内生安全性质，DHR架构可行（但是DHR不一定是唯一的方法）。在诸如工程实践等不要求掌握原理的领域中，知道这一点其实已经足够让大家放心去用DHR架构了。

此外，对于书中所给出的“有记忆元信道随机性引理”以及定理证明中所用到的“联合典型序列”等相关概念，本文为了行文连贯性并未着墨讨论，感兴趣的朋友们可以自行研究~

如果本文中某些表述或理解有误，欢迎各位大神批评指正。
谢谢！