X态及Xprop解决策略

1 X态是什么
- 1.1 X态产生原因
- 1.2 X态设计上避免发生
2 X-Propagation选项
- 2.1 Xprop策略--即仿真选项
- 2.2 什么阶段使用X-prop
- 2.3 Debug trace x

xprop是VCS中的编译参数，在项目中用法

tree                     {tb_top}         {xpropoff}
instance             {tb_top.dut}    {tmerge}
instance             {tb_top.dut}    {xpropon}
instance             {tb_top.dut.serdes_pinmux_be_u0.xxx.xxx.xxx}  {tmergeoff}

越早的发现bug，所消耗的成本也越低的，故VCS的X-Propagation功能可以更接近Gate-level的X态传播行为，是一种在后仿之前debug的低成本仿真策略。

1 X态是什么

X是不定态，亚稳态，可能为0/1/Z，常见于未复位的寄存器，锁存器和Memory；
X态出现在仿真中（包括RTL前仿真，门级后仿真及低功耗仿真），若仿真过程中出现X态，表明会有极大的Bug风险，要竭力避免；

X态传播：指X态作为触发/控制条件或者逻辑输入时，引起其他逻辑输出为X态。

1.1 X态产生原因

X态导致原因大致如下：
1.无初始化：未初始化的变量，比如logic/reg，在被复位或确定的值被锁定之前，保持X态；
2.信号多驱或总线竞争：将多个输入驱动到同一个变量上，多个驱动存在冲突时，表现X态；
3.位选择或数组索引越界返回X态；
4.模块输入端口未连接(未赋值或tie)
5.setup/hold timing violation：跨时钟域逻辑；
6.testbench注入X态；

1.2 X态设计上避免发生

1.使用二态变量；这个指的是使用wire和reg类型；在设计上；
2.设计上进行复位操作，控制通路寄存器必选带复位，数据通路寄存器可以不带复位；
3.验证tb_top例化DUT时接口input信号赋初值，一般是在tb_top层直接定义wire信号，然后进行例化连接，最后比如激励打的都是这个中间wire信号；
4.仿真时利用initreg和inimem选项对reg和Memory进行初始化；
5.RTL model中添加针对X的assertion，及时发现X态上报并消除；
6.if-else或case使用确定写法，或者assign + 表达式来替代；
if-else/case VS assign
RTL仿真中，对if-else/case及assign对X态不同的行为：
if(x) 默认x=0，走else分支，不传播X态；
case(x)，若存在default分支，则走default分支，否则不会匹配到任何分支；
assign c = sel ? a : b; 若sel = x，则输出x，从而将X态传播出去；
从上面来看，if-else和case不能传播X态，无法暴露X态传播问题；assign +表达式的方式能够传递X态；另外从时序和面积角度来看，if-else和case会被综合为带有优先级的选择电路，不利于时序和面积，在纯组合逻辑下，使用assign；

2 X-Propagation选项

在RTL前仿真阶段，属于X-optimism，导致X态的Bug；但是会在门级仿真时暴露出来；
VCS的X-propgation功能提供更接近gate_level的X态传播行为，是一种在后仿真之前debug的低成本策略；门级仿真netlist仿真速度慢，可读性差，不利于debug。VCS的X-prop是一种Shift-left左移方案，添加该选项来在RTL仿真阶段对X态进行检查；

2.1 Xprop策略–即仿真选项

xprop检查有三种模式，按照从乐观到悲观的顺序：Vmerge–>tmerge–>xmerge；
vmerge:遵守Verilog/VHDL对于X态处理行为；–等同于不添加该选项；
tmerge: 接近实际硬件行为或门仿； --最常用；
xmerge：最悲观，一直传递下去；
本质上，-xprop是为了扩散X态传播，把不传播不定态的情形，强制传播出去，从而尽早暴露Bug；

always @(*) begin
if(*) begin
r = a;
end else begin
r = b;
end
end

vcs‑xprop[=tmerge|xmerge|xprop_config_file]
其中，xprop_config_file(这是一个带具体路径的文件) 用以针对特定 instance 进行特定模式的 xprop 监测或开关特定 instance 的 xprop 检测，其示例用法如下：

tree{top}
instance{top.A}{xpropOn};
instance{top.B}{xpropOff};
module{C}{xpropOff};
merge=tmerge;

Notes:
1.-xprop 一般不能跟 +vcs+initreg+0/1/random 同时使用，因为 +vcs+initreg+0/1/random 会把 Verilog 的变量、寄存器及 Memory 初始值设置为 0 或 1 等非 X 状态，这样就测不到初始 X 态了。
2.若未指定 -xprop，默认为 vmerge，即默认不存在 X 态传播问题，也不进行检查。
3.若定义了 -xprop 但未指定具体模式，默认为 tmerge，即采用接近真实电路的 X 态传播模式并进行检查。
Xprop查看
一方面最直观的就是在查看波形的时候顺带就check出来了。是最直接也是最经常使用的方法；另外通过查看相关report来查看。
vcs 在编译、仿真两个阶段均提供了相关手段来检查相关 instance 的 xprop 开关情况：
若在编译阶段使能了 xprop，编译完成之后会生成一个 xprop.log 来报告 if/case 状态、always 边沿触发等条件的 xprop 检查开关情况。
simv 仿真阶段添加仿真选项 -report=xprop[+exit] 能生成 xprop_config.report，便于在仿真后对 xprop 检查情况进行确认。若采用 -report=xprop+exit，在检测完 xprop 状态情况后后立即终止仿真。

2.2 什么阶段使用X-prop

什时候打开Xprop检测：smoke–功能VO阶段完成；较后期收集覆盖率打开Xprop选项；
X态传播不能不做，但是也不宜早做；
一方面，验证初期datapath或sanity期间，并不想看到太多X态，影响功能debug，在这里默认不启用xprop；
另一方面，带有xprop是4态仿真，比不带xprop的2态仿真更慢；
RTL 仿真前期不开启 xprop，以尽快调通 sanity/smoke case 及主要 datapath。
RTL 仿真后期建议开启 xprop，提前排除部分 X 态。排除X态传播导致的芯片Bug，尤其是控制通路上的X态传播；

2.3 Debug trace x

trace X是指追踪X态产生的源头。利用Verdi自动追踪组合逻辑，锁存器，触发器等的X态传播源头。
Verdi Trace X有两种途径：一种是在Verdi GUI内Trace；一种是直接利用Verdi的TraceX工具直接Trace–不常用，可忽略。
Verdi GUI Trace
1.手动Trace X：
把出现 X 态的信号 A 拖到 nWave 窗口
nWave 窗口 Cursor 点在 X 态信号 0/1 -> X 跳变沿的地方
在源代码窗口左键双击该信号 A，追踪其 Driver
检查 A 的 Driver (控制信号、触发条件、逻辑输入等) 是否存在 X 态
重复以上步骤，直到找到 X 态产生的源头
2.自动Trace X
把出现 X 态信号 A 拖到 nWave 窗口
nWave 窗口Cursor 点在 X 态信号 0/1 -> X 跳变沿的地方
nWave 窗口右键单击该信号的波形，或源代码窗口右键单击该信号
选择 Trace X，弹出 Trace X Settings 窗口
窗口勾选所需的 Trace X 相关设置。默认 View Options 为 Flow View，此处我们也可以改为 nWave View
左键单击 Trace，开始 Trace X，Trace 结果一方面显示在 Flow/nWave 窗口内，一方面显示在 tTraceXRst 窗口内（Note 提示 X 的大致出现原因）
3.Verdi 的 traceX 工具
除了在 GUI 内进行 X 态追踪，Verdi 还提供了 traceX 工具来追踪 X 态。traceX 用法如下：
设置变量打开 traceX 工具，setenv VERDI_TRACEX_ENABLE
采用以下命令追踪 X 态
未提供 X 态信号列表：traceX -lca -ssf xxx.fsdb
提供了 X 态信号列表：traceX -lca -ssf xxx.fsdb -signal_file signal.list若需要手段加载 database，还需要添加选项 -dbdir simv.daidir
查看 trx_report.txt 查看 Trace 结果
X 态怎么处理？
如果 X 态没有传播，无需处理。
如果 X 态发生传播，但后续有 X 态保护电路，无需处理。
如果 X 态发生传播，且后续没有 X 态保护电路，需要从根源上消除 X 态。