对于这些全部页面被无效化的WL，执行第二次编程实际上是不必要的，但当前的策略并未注意到这一问题。而对于那些既有有效页面又有无效页面（图11中显示为1到3个）的WL，应当被编程，但可以利用这些无效信息来改进性能或可靠性。论文作者提出了提出两种初步解决方案来处理这个问题。

1. 数据重组缓解无效编程：对于所有页面都被无效化的WL，自然可以跳过第二次编程步骤。但对于包含部分有效页面的WL，无论采用何种方式，都需要进行数据编程。因此，有必要组织WL中的数据，使它们在同一速度下被无效化或同时保持有效状态。然而，如果放置所有更新频率较低的数据，分配给这些数据存储的块可能需要在两次编程步骤之间经历很长的时间间隔，这反过来又增加了无效编程的概率。

2. 利用无效页面改进整体性能和可靠性：NAND闪存采用格雷码存储数据，其中Cell的k位数据相邻电压状态只相差一个比特。通过利用格雷码的特性，例如在TLC闪存中，如果LSB（最低有效位）页面是无效的，则靠近V3参考电压的两个电压状态S2(X00)和S3(X00)的CSB（中间选择位）和MSB（最高有效位）页面将具有相同的数据。因此，在精细编程操作期间，可以将S2编程到较高的电压，而将S3编程到较低的电压，从而减少S1与S2以及S3与S4之间的比特错误，提高存储系统的可靠性。

这两个初步想法旨在解决3D QLC NAND闪存由于其两步编程策略导致的无效编程问题，并为未来的研究提供优化方向。

小编每日撰文不易，如果您看完有所受益，欢迎点击文章底部左下角“关注”并点击“分享”、“在看”，非常感谢！

精彩推荐:

• 浅析PCIe 6.0功能更新与实现的挑战

• 年度总结｜存储随笔2023年度最受欢迎文章榜单TOP15

• NVMe SSD IO压力导致宕机案例解读

• 过度加大SSD内部并发何尝不是一种伤害

• NVMe over CXL技术如何加速Host与SSD数据传输？

• FIO测试参数与linux内核IO栈的关联分析

• 为什么QLC NAND才是ZNS SSD最大的赢家？

• SSD在AI发展中的关键作用：从高速缓存到数据湖

• 浅析不同NAND架构的差异与影响

• SSD基础架构与NAND IO并发问题探讨

• 字节跳动ZNS SSD应用案例解析

• SSD数据在写入NAND之前为何要随机化？

• 深度剖析：DMA对PCIe数据传输性能的影响

• NAND Vpass对读干扰和IO性能有什么影响？

• HDD与QLC SSD深度对比：功耗与存储密度的终极较量

• NVMe SSD：ZNS与FDP对决，你选谁？

• 浅析Relaxed Ordering对PCIe系统稳定性的影响

• 实战篇｜浅析MPS对PCIe系统稳定性的影响

• 浅析PCI配置空间

• 浅析PCIe系统性能

• 存储随笔《NVMe专题》大合集及PDF版正式发布！