计算机组成原理主存和CPU连接与主存提速方案

文章目录

- 主存与CPU的连接
- - 译码器
  - - 线选法
    - 译码片选法
    - 总结
  - 位拓展
  - 字拓展
  - 字位同时拓展
- 主存提速方案
- - 存储周期
  - 双端口RAM
  - 多模块存储器
  - - 单体多字存储器
    - 多模块多体并行存储器存储器
    - - 高位交叉编址
      - 低位交叉编址

主存与CPU的连接

译码器

线选法

译码器
在这里插入图片描述

线选法
n条地址线线-> n个选片信号，电路简单，但是地址空间不连续
低电平有效:
输入电压为0，有效
输入电压为1，无效

译码片选法

在这里插入图片描述

译码片选法
n条地址线线-> $2^n$ 个选片信号，电路复杂，但是地址空间连续

总结

线选法	译码片选法
n条地址线线->n个选片信号	n条地址线线-> $2^n$ 个选片信号
电路简单	电路复杂
地址空间不连续	地址空间可连续，可以增加逻辑设计

位拓展

位扩展:
假定手头只有若干 8Kx1位的SRAM芯片。首先需要使用2片该芯片，把这2片芯片连接为类似1片8Kx2位的芯片
可以看出，连接后存储单元数量不变，每个单元包含的位由1个变为2个，这种连接叫作存储器的位扩充。
在这里插入图片描述

位扩展
假定手头只有若干 8Kx1位的SRAM芯片首先需要使用8片该芯片，把这8片芯片连接为类似1片8Kx8位的芯片。
在这里插入图片描述

字拓展

字扩展:
假定手头只有若于 8Kx8位的SRAM芯片。首先需要使用2片该芯片，把这2片芯片连接为类似1片16Kx8位的芯片可以看出，连接后存储单元包含的位数不变，存储单元的数目增多。这种连接叫作地址(字)扩充。
线选法
在这里插入图片描述

片选法
在这里插入图片描述

字位同时拓展

在这里插入图片描述

主存提速方案

存储周期

RAM读周期
在这里插入图片描述

读操作时，必须保证片选信号为低电平，读写信号为高电平。
$t_{RC}$ （读周期时间）：指对芯片连续两次读操作之间的最小间隔时间。
$t_A$ (读出时间)：从给出有效地址后，经过译码电路、驱动电路的延迟，到读出所选单元内容，并经I/O电路延迟，直到数据在外部数据总线上稳定出现所需的时间。显然，读出时间小于读周期时间。
$t_{CO}$ (片选到数据输出稳定的时间)：数据能否送到外部数据总线上，不仅取决于地址，还取决于片选信号。因此， $t_{CO}$ 是从有效到数据稳定出现在外部数据总线上的时间。
$t_{CX}$ （片选到数据输出有效时间）：从片选有效到数据开始出现在数据总线上的间隔时间。
$t_{OTD}$ ：片选无效后数据还需在数据总线上保持的时间。
$t_{OHA}$ ：地址失效后，数据线上的有效数据维持时间，以保证所读数据可靠。

RAM写周期
在这里插入图片描述

执行写操作时，必须保证片选信号为低电平，读写信号为低电平。
$t_W$ （写入时间）：为保证数据可靠地写入，与同时有效的时间必须大于或等于 $t_W$ 。
$t_{AW}$ （滞后时间）：地址有效后，必须经过 $t_{AW}$ 时间，WE/信号才能有效（低），否则可能产生写出错。
$t_{WR}$ （写恢复时间）：WE/无效后，经tWR时间后地址才能改变，否则也可能错误地写入。
$t_{DW}$ ：写入数据必须在写无效之前tDW时间就送到数据总线上。
$t_{DH}$ ：WE/无效后，数据还要保持的时间。此刻地址线仍有效， $t_{WR}>t_{DH}$ ，以保证数据可靠写入。
$t_{WC}$ （写周期时间）：表示连续两次写操作之间的最小时间间隔。 $t_{WC} = t_{AW} + t_W + t_{WR}$ 。