Verilog HDL的语言的运算符的范围很广，按照其功能大概可以分为以下几类:

(1)算术运算符+，-，*，/，%

优先顺序

！~

*  /   %

+    -

<<    >>

<    <=  >   >=

==  !==  === !===

&

^  ^~

|

&&

||

？：

最高优先级别

↓

↓

↓

↓

最低优先级别

(2)赋值运算符 =，<=

(3)关系运算符> ,=,<=

(4)逻辑运算符&&, ||, !

(5)条件运算符？：

(6)位运算符 ~, | , ^ ,& ,^~

(7)移位运算符 << ,>>

(8)拼接运算符 {}

(9)其他。

1)基本的算术运算符：加减乘都比较简单这里不再记录。

在进行整数的除法运算时，结果要略去小数部分，只取整数部分；而进行取模运算时(%，亦称作求余运算符)结果的符号位采用模运算符中第一个操作数的符号。

-10%3  结果 -1  11%-3  结果为2

注意：在进行算术运算时，如果某一个操作数有不确定的值x，则整个结果也为不确定值x。

2)位运算符：

按位取反~ 、按位与 & 、按位或 | 、按位异或 ^ 、按位同或 ^~

在不同长度的数据进行位运算时，系统会自动的将两个数右端对齐，位数少的操作数会在相应的高位补0，一时的两个操作数按位进行操作。

3)逻辑运算符：

逻辑与 &&、逻辑或 ||、逻辑非 ！

其中&&和||是双目运算符，其优先级别低于关系运算符，而 ！高于算术运算符。

4)关系运算符

< 、 > 、  <=  、  >= 如果关系运算是假的，则返回值是0，如果声明的关系是真的，则返回值是1。 关系运算符的优先级别低于算数运算符。

如:  a

a

size-1

size-(1