Makefile中:= ?= += =的区别

在Makefile中我们经常看到 = := ?= +=这几个赋值运算符，那么他们有什么区别呢？我们来做个简单的实验

新建一个Makefile，内容为：

ifdef DEFINE_VRE

    VRE = “Hello World!”

else

endif

ifeq ($(OPT),define)

    VRE ?= “Hello World! First!”

endif

ifeq ($(OPT),add)

    VRE += “Kelly!”

endif

ifeq ($(OPT),recover)

    VRE := “Hello World! Again!”

endif

all:

    @echo $(VRE)

敲入以下make命令：

make DEFINE_VRE=true OPT=define 输出：Hello World!

make DEFINE_VRE=true OPT=add 输出：Hello World! Kelly!

make DEFINE_VRE=true OPT=recover  输出：Hello World! Again!

make DEFINE_VRE= OPT=define 输出：Hello World! First!

make DEFINE_VRE= OPT=add 输出：Kelly!

make DEFINE_VRE= OPT=recover 输出：Hello World! Again!

从上面的结果中我们可以清楚的看到他们的区别了

= 是最基本的赋值

:= 是覆盖之前的值

?= 是如果没有被赋值过就赋予等号后面的值

+= 是添加等号后面的值

之前一直纠结makefile中“=”和“:=”的区别到底有什么区别，因为给变量赋值时，两个符号都在使用。网上搜了一下，有人给出了解答，但是本人愚钝，看不懂什么意思。几寻无果之下，也就放下了。今天看一篇博客，无意中发现作者对于这个问题做了很好的解答。解决问题之余不免感叹，有时候给个例子不就清楚了吗？为什么非要说得那么学术呢。^_^

      1、“=”

      make会将整个makefile展开后，再决定变量的值。也就是说，变量的值将会是整个makefile中最后被指定的值。看例子：

            x = foo
            y = $(x) bar
            x = xyz

      在上例中，y的值将会是 xyz bar ，而不是 foo bar 。

      2、“:=”

      “:=”表示变量的值决定于它在makefile中的位置，而不是整个makefile展开后的最终值。

            x := foo
            y := $(x) bar
            x := xyz

      在上例中，y的值将会是 foo bar ，而不是 xyz bar 了。

makefile宏定义：EXTRA_CFLAGS += -D与CONFIG_ =y

EXTRA_CFLAGS += -D 与CONFIG_ =y

1.

假如定义一个宏CONFIG_DEBUG

在.c里面定义为：#define CONFIG_DEBUG

在makefile里定义为: CONFIG_DEBUG=y

假如说我们想在makefile里为.c文件进入一个宏定义，就用EXTRA_CFLAGS += DCONFIG_DEBUG(等价于在.c文件里定义#define CONFIG_DEBUG)

这时CONFIG_DEBUG=y与EXTRA_CFLAGS += DCONFIG_DEBUG的区别应该你已经看出来的，前者是对makefile编译时用的，比如说obj-(CONFIG_DEBUG) += test.o,而后者则是对.c源文件里的用的，比如说：

#if defined(CONFIG_DEBUG) 

...

#else

...

#endif

2.

假如定义一个宏CONFIG_DEBUG = 3

在.c里面定义为：#define CONFIG_DEBUG 3

假如说我们想在makefile里为.c文件进入一个宏定义，就用EXTRA_CFLAGS += -DCONFIG_DEBUG=3

此时两者的定义完全相同。

Makefile中通配符*与%的区别是什么?

此两者均为通配符，但更准确的讲，%为Makefile规则通配符，一般用于规则描述，如

%.o:%c

    $(CC)  $< -o $@

表示所有的目标文件及其依赖文件，或者

$(filter %.c ,SOURCES)

此处SOURCES表示包含.c .cc .cpp等多类型源文件，该过滤器函数将c文件过滤出来，而%.c即为此过滤器规则。

通配符*则不具备上述功能。尤其是在Makefile，当变量定义或者函数调用时，该通配符的展开功能就失效了，即不能正常使用了，此时需要借助wildcard函数。二者应用范围不同。

Makefile有三个非常有用的变量。分别是$@，$^，$<代表的意义分别是：

# 这是上面那个程序的Makefile文件: 

main：main.o mytool1.o mytool2.o 

gcc -o main main.o mytool1.o mytool2.o 

main.o：main.c mytool1.h mytool2.h 

gcc -c main.c 

mytool1.o：mytool1.c mytool1.h 

gcc -c mytool1.c 

mytool2.o：mytool2.c mytool2.h 

gcc -c mytool2.c

有了这个Makefile文件，不论我们什么时候修改了源程序当中的什么文件，我们只要执行make命令，我们的编译器都只会去编译和我们修改的文件有关的文件，其它的文件它连理都不想去理的。 下面我们学习Makefile是如何编写的。 在Makefile中也#开始的行都是注释行.Makefile中最重要的是描述文件的依赖关系的说明。一般的格式是： 

target：components 

TAB rule 

第一行表示的是依赖关系。第二行是规则。 

比如说我们上面的那个Makefile文件的第二行。 

main：main.o mytool1.o mytool2.o 

表示我们的目标(target)main的依赖对象(components)是main.o mytool1.omytool2.o当倚赖的对象在目标修改后修改的话，就要去执行规则一行所指定的命令。

就象我们的上面那个Makefile第三行所说的一样要执行 gcc-o main main.o mytool1.o mytool2.o注意规则一行中的TAB表示那里是一个TAB键 Makefile有三个非常有用的变量。

分别是$@，$^，$<代表的意义分别是： 

$@--目标文件，$^--所有的依赖文件，$<--第一个依赖文件。 如果我们使用上面三个变量，

那么我们可以简化我们的Makefile文件为： 

# 这是简化后的Makefile 

main：main.o mytool1.o mytool2.o 

gcc -o $@ $^ 

main.o：main.c mytool1.h mytool2.h 

gcc -c $< 

mytool1.o：mytool1.c mytool1.h 

gcc -c $<

mytool2.o：mytool2.c mytool2.h 

gcc -c $< 

经过简化后,我们的Makefile是简单了一点，不过人们有时候还想简单一点。这里我们学习一个Makefile的缺省规则 .c.o： gcc -c $< 这个规则表示所有的 .o文件都是依赖与相应的.c文件的。例如mytool.o依赖于mytool.c这样Makefile还可以变为： 

# 这是再一次简化后的Makefile 

main：main.o mytool1.o mytool2.o 

gcc -o $@ $^ 

.c.o： 

gcc -c $< 

好了，我们的Makefile 也差不多了，如果想知道更多的关于Makefile的规则，可以查看相应的文档。

makefile里PHONY的相关介绍

PHONY 目标并非实际的文件名：只是在显式请求时执行命令的名字。有两种理由需要使用PHONY目标：避免和同名文件冲突，改善性能。

如果编写一个规则，并不产生目标文件，则其命令在每次make该目标时都执行。例如：
　　clean:
　　rm *.o temp
因为"rm"命令并不产生"clean"文件，则每次执行"make clean"的时候，该命令都会执行。如果目录中出现了"clean"文件，则规则失效了：没有依赖文件，文件"clean"始终是最新的，命令永远不会执行；为避免这个问题，可使用".PHONY"指明该目标。如：
　　.PHONY : clean
　　这样执行"make clean"会无视"clean"文件存在与否。

已知phony 目标并非是由其它文件生成的实际文件，make会跳过隐含规则搜索。这就是声明phony目标会改善性能的原因，即使你并不担心实际文件存在与否。
　　完整的例子如下：
　　.PHONY : clean
　　clean :
　　rm *.o temp

phony 目标可以有依赖关系。当一个目录中有多个程序，将其放在一个makefile中会更方便。因为缺省目标是makefile中的第一个目标，通常将这个phony目标叫做"all"，其依赖文件为各个程序：
　　all : prog1 prog2 prog3
　　.PHONY : all
　　prog1 : prog1.o utils.o
　　         cc -o prog1 prog1.o utils.o
　　prog2 : prog2.o
　　         cc -o prog2 prog2.o
　　prog3 : prog3.o sort.o utils.o
　　         cc -o prog3 prog3.o sort.o utils.o

假设你的一个项目最后需要产生两个可执行文件。你的主要目标是产生两个可执行文件，但这两个文件是相互独立的——如果一个文件需要重建，并不影响另一个。你可以使用“假象目的”来达到这种效果。一个假象目的跟一个正常的目的几乎是一样的，只是这个目的文件是不存在的。因此， make总是会假设它需要 被生成，当把它的依赖文件更新后，就会执行它的规则里的命令行。

如果在我们的 makefile 开始处输入：

all : exec1 exec2

其中 exec1 和 exec2是我们做为目的的两个可执行文件。 make把这个 'all' 做为它的主要目的，每次执行时都会尝试把 'all'更新。但既然这行规则里没有哪个命令来作用在一个叫 'all'的实际文件（事实上 all并不会在磁碟上实际产生），所以这个规则并不真的改变 'all'的状态。可既然这个文件并不存在，所以 make会尝试更新 all 规则，因此就检查它的依靠 exec1, exec2是否需要更新，如果需要，就把它们更新，从而达到我们的目的。

假象目的也可以用来描述一组非预设的动作。例如，你想把所有由 make产生的文件删除，你可以在 makefile里设立这样一个规则：

veryclean :
rm *.o
rm myprog

前提是没有其它的规则依靠这个 'veryclean'目的，它将永远不会被执行。但是，如果你明确的使用命令 'make veryclean'， make会把这个目的做为它的主要目标，执行那些 rm命令。

如果你的磁碟上存在一个叫 veryclean文件，会发生什么事？这时因为在这个规则里没有任何依靠文件，所以这个目的文件一定是最新的了（所有的依靠文件都已经是最新的了），所以既使用户明确命令 make重新产生它，也不会有任何事情发生。解决方法是标明所有的假象目的（用 .PHONY），这就告诉 make不用检查它们是否存在于磁碟上，也不用查找任何隐含规则，直接假设指定的目的需要被更新。在 makefile里加入下面这行包含上面规则的规则：

.PHONY : veryclean

就可以了。注意，这是一个特殊的 make规则，make知道 .PHONY是一个特殊目的，当然你可以在它的依靠里加入你想用的任何假象目的，而 make知道它们都是假象目的。