IP核之RAM

原理图如下
DINA： RAM 端口 A 写数据信号。
ADDRA： RAM 端口 A 读写地址信号，对于单端口 RAM 来说，读地址和写地址共用同该地址线。
WEA： RAM 端口 A 写使能信号，高电平表示向 RAM 中写入数据，低电平表示从 RAM 中读出数据。
ENA：端口 A 的使能信号，高电平表示使能端口 A，低电平表示端口 A 被禁止，禁止后端口 A 上的读
写操作都会变成无效。另外 ENA 信号是可选的，当取消该使能信号后， RAM 会一直处于有效状态。
RSTA： RAM 端口 A 复位信号，可配置成高电平或者低电平复位，该复位信号是一个可选信号。
REGCEA： RAM 端口 A 输出寄存器使能信号，当 REGCEA 为高电平时， DOUTA 保持最后一次输出
的数据， REGCEA 同样是一个可选信号。
CLKA： RAM 端口 A 的时钟信号。
DOUTA： RAM 端口 A 读出的数据

RAM读写模块

`timescale 1ns / 1psmodule ram_rw(input clk,