串口通信UART

UART时序如下：
本实验具有波特率可选以及具有校验位
顶层模块如下

`timescale 1ns / 1psmodule uart_test1(input                         sys_clk,      //  系统时钟 200Mhz input                         sys_rst_n,input                         uart_rx,output                        uart_tx
);reg[7:0]                         tx_data;
reg[7:0]                         tx_str;
reg                              tx_data_valid;
wire                             tx_data_ready;
reg[7:0]                         tx_cnt;wire[7:0]                        rx_data;
wire                             rx_data_valid;
wire                             rx_data_ready;reg[1:0]                         rx_data_valid_cnt;//接收有效字节计数