根据verilog代码画电路图 FPGA设计的本质是硬件设计,而且verilog是描述硬件设计的语言(也就是描述电路),一个标准的工程师需要学会建立电路和Verilog对应的关系,学会看到电路图,就能写出相应的Verilog代码;看到Verilog代码,就能画出相应的电路图。 门逻辑 运算逻辑 逻辑器件 例子 下图是一段Verilog的代码以及对其的分析并画电路图: 逻辑如从右往左画