格雷码与二进制的转换

格雷码与二进制的转换

格雷码转二进制码的基本思路:

格雷码转二进制是从左边第二位起,将每位与左边一位二进制码的值异或,作为该位二进制码后的值(最左边一位依然不变)。
在这里插入图片描述
在这里插入图片描述

以其中一个为例:格雷码111->二进制101
第一步:最左边不变->1**。得出二进制第一位为1
第二步:从左往右.
第三步:异或->10*。1^1得出二进制第二位为0
第四步:将上一步的结果(二进制位)与格雷码异或->101。0^1得出二进制第三位为1

二进制码转格雷码的基本思路:

从最右边一位起,依次将每一位与左边一位异或(XOR),作为对应格雷码该位的值,最左边一位不变。
在这里插入图片描述

以其中一个为例:二进制101->格雷码111
第一步:最左位不变->1**。得出格雷码第一位为1。
第二步:从右往左。
第三步:1^0=1。登出格雷码第三位为1。
第四步:0^1=1。得出格雷码第二位为1。

在这里插入图片描述

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.mzph.cn/news/242709.shtml

如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈email:809451989@qq.com,一经查实,立即删除!

相关文章

度量、符号、转换关系

作者:桂。 时间:2017-11-19 10:13:49 链接:http://www.cnblogs.com/xingshansi/p/7859240.html Power Ratio:能量比,如果幅度,需要平方转化。s.t. y 10log10(x) 参考:《Electronic Warfare and Radar Sy…

Intel CPU集成显卡被UEFI BIOS禁用想开启的设置

台式机处理器为i7-6700k, 带有HD Graphics 5300, 想用来做OpenCL开发,然后下载了intel_sdk_for_opencl_setup_6.3.0.1904.exe, 做了demo,发现识别不到OpenCL Platform, 在设备管理器中一看,发现集成显卡不见…

使用SystemVerilog门模型描述的组合逻辑

使用SystemVerilog门模型描述的组合逻辑 模块和文件 组合逻辑是无状态的,换言之,输人的变化立即反映在输出的改变上。 SystemVerilog的基本构造单元是模块(module)。 module And2 (input wire x,y,output wire z);assign z = x & y;endmodule模块描述从关键字module开…

常用天线及对应特性

作者:桂。 时间:2017-11-19 11:06:17 链接:http://www.cnblogs.com/xingshansi/p/7859306.html 参考:《Electronic Warfare and Radar Systems Engineering Handbook》2013.

深度学习

11 月深度学习班 第一周 夯实DL必备基础 第1课 夯实深度学习数据基础 1. 必要的微积分、概率统计基础 2. 必要的矩阵、凸优化基础 3. 动手:numpy与高效计算 第2课 从线性分类器到人工神经网络 1. softmax、linearSVM线性分类器与损失函数 2. BP算法与随机梯…

去银行贷款,有中介和没中介的巨大差别

说到贷款中介,很多朋友可能第一想法是没必要,自己去贷款,贷款机构审核的是自己,能不能贷款完全取决于个人条件,所以没必要找中介,更不需要额外多支付中介费。如果这些话是那些优质的客户说出来,…

组合逻辑块的测试平台

组合逻辑块的测试平台 测试平台是不需要综合的,因此SystemVerilog的所有语法都可以用来编写测试平台。测试平台的模块不需要声明输入和输出,测试平台包括了被测试对象、产生测试激励的信号源及观察或记录被测对象输出的机制。 测试平台通常实现两大功能:1)产生被测模块所需…

OpenCL列举平台列表以及平台属性信息

摘自《OpenCL异构并行计算原理、机制与优化实践》 // Platform.cpp : Defines the entry point for the console application. //#include "stdafx.h"#include <CL/cl.h> #include <stdio.h> #include <string.h> #include <malloc.h>int m…

如何自己养卡,快速提升信用卡额度?

信用卡现在已经成为很多商务人士的标配&#xff0c;信用卡以其免费&#xff0c;简便等优势深受大家欢迎&#xff0c;因此大家都希望信用卡的额度越高越好&#xff0c;但不是每个人的信用卡都可以获得高额度审批&#xff0c;更多的是需要自己在下卡之后慢慢的去养卡&#xff0c;…

蚂蚁借呗和京东金条全面对比,哪个更划算?

阿里巴巴和京东作为电商的两大巨头&#xff0c;除了电商之外&#xff0c;在金融领域也是竞争白热化&#xff0c;作为两大电商的金融产品&#xff0c;蚂蚁借呗和京东金条深受广大朋友喜欢&#xff0c;那这两个产品中哪个更合适呢&#xff1f;下面我们就来对比一下这两个产品&…

触 发 器

触 发 器 由正跳变沿触发的D触发器的最简单的SystemVerilog模型如下所示: module dff loutput logic q, input logic d,clk);always_ff @(posedge clk)q<=d; endmodule因为这是时序逻辑,所以必须用非阻塞赋值。同样,负跳变沿触发的触发器可以通过检测逻辑电平从1跳变到0…

ASIC开发设计流程

ASIC开发设计流程 1. 使用语言&#xff1a;VHDL/verilog HDL 2. 各阶段典型软件介绍&#xff1a; a) 输入工具&#xff1a; Summit Summit 公司 b) 仿真工具&#xff1a; VCS, VSS Synopsys 公司 c) 综合器&#xff1a; DesignCompile, BC Compile Synopsys 公司 d) 布局…

年化利息100%,现金贷监管寒冬将至

11月21日晚间&#xff0c;一份标注特急的《关于立即暂停批设网络小额贷款公司的通知》在流传。文件称&#xff0c;近年来&#xff0c;有些地区陆续批设了网络小额贷款公司或允许小额贷款公司开展网络小贷业务&#xff0c;部分机构开展的“现金贷”业务存在较大风险隐患。要求自…

C# 7.1、7.2特性追踪

作为Visual Studio 15.3的一部分&#xff0c;微软发布了自.NET 1.1以来C#的第一个单点版本。C# 7.1提供了三个新特性&#xff0c;其中有两个是成功有效的。\u0026#xD;\n\u0026#xD;\nC# 7.1/7.2&#xff1a;default字面量\u0026#xD;\n\u0026#xD;\ndefault字面量旨在减少一些样板…

使用Systemverilog描述状态机

使用Systemverilog描述状态机 系统的状态必须保存在内部寄存器中。在SystemVerilog语言中,状态可以用枚举类型(enumerated type)表示。这种类型的可能值是状态名,而变量名列在一系列可能值的后面。例如: enum{s0,s1,..} state;在下面的代码中,有两个过程块。每个过程块都…

菜鸟做设计必看!有关如何做设计的整体思路,以及能否综合的笔记

对Verilog 初学者比较有用的整理(转自它处) 作者: Ian11122840 时间: 2010-9-27 09:04 标题: 菜鸟做设计必看&#xff01;有关如何做设计的整体思路&#xff0c;以及能否综合的笔记 所谓综合&#xff0c;就是把描述语言转化成能硬件实现的电路&#xff0c;学verilog的时候&…

呆账是什么东西?快到手的贷款竟然泡汤了

雷小锋有个朋友&#xff0c;工作收入各方面都不错&#xff0c;信用也良好&#xff0c;抱着很大的希望去申请贷款&#xff0c;结果悲剧了&#xff0c;原因是他有呆账。说到呆账&#xff0c;很多人都可能一脸懵逼&#xff0c;但是呆账是极度恐怖的&#xff0c;业内有一次呆账等于…

时序构成的测试平台

时序构成的测试平台 时钟信号的产生 在任何类型的设计中,最重要的信号是时钟信号。把信号电平按照规定的时间间隔反相,就可以产生时钟信号,这是最简单时钟信号发生器。 任何信号的默认值为“x”。若只是把某个信号按照规定的时间间隔反相,将把“x”值反相。下面的代码不能…

熬夜所带来的伤害,远比我们想象的更可怕

-1-最近连着下雨&#xff0c;猫在家里&#xff0c;刷刷剧&#xff0c;打扫打扫卫生&#xff0c;感觉很是享受。晚上躺床上&#xff0c;迟迟不肯睡觉&#xff0c;直到手机提醒已经过了12点才恋恋不舍地放下手机。前段时间好不容易养成的早睡习惯又被打破了。发了条朋友圈吐槽&am…

认识FPGA触发器的亚稳态

边沿型触发器的输出有两个稳定状态: 高电平或者低电平。为保证可靠操作, 必须要满足触发器的时序要求&#xff0c;也就是我们熟知的建立时间和保持时间。如果输入信号违反了触发器的时序要求, 那么触发器的输出信号就有可能会出现非法状态—亚稳态。亚稳态是一种不稳定状态,在一…