DPDK收发包流程分析

一、前言

DPDK是intel工程师开发的一款用来快速处理数据包的框架，最初的目的是为了证明传统网络数据包处理性能低不是intel处理器导致的，而是传统数据的处理流程导致，后来随着dpdk的开源及其生态的快速发展，dpdk成为了高性能网络数据处理的优秀框架。本篇文章主要介绍DPDK接收与发送报文的流程，包括CPU与网卡DMA协同工作的整个交互流程、数据包在内存、CPU、网卡之间游走的过程。

【二、场景】

DPDK从2013开始开源，经过前辈们的缝缝补补到现在为止DPDK框架比较成熟、使用比较方便，使得现在开发者在不需要深入了解底层数据包收发原理的情况下也可以做简单的项目开发。但是个人感觉做简单的项目尚且可以应付，如果需要做性能优化等类似的需求时就需要取全面的了解DPDK的收发包机制，因为收发包性能与驱动工作流程、前期初始化配置息息相关。话不多说，下面我们进入正题。

【三、收发包处理流程】

数据包接收的大体流程：

数据包到达网卡
网卡经过DMA操作将数据包从网卡拷贝到收包队列
DPDK应用从收包队列中取包

数据包发送的大体流程：

DPDK应用将数据包送到发包队列
网卡经过DMA操作将网卡队列中的数据包拷贝到网卡
数据包从网卡发出

收发包流程中的关键操作，主要是网卡如何与DPDK应用交互：

网卡的初始化配置操作有哪些，因为网卡要想正常工作肯定需要进行初始化配置一些属性
网卡的DMA操作怎么找到DMA 地址，进而将数据包拷贝到系统主存供DPDK读取
网卡把数据包成功放到队列后如何通知DPDK应用去队列中读取
DPDK收发DPDK从队列中取完数据包后需要做哪些操作通知网卡为下一次收包做准备
DPDK将数据包送到发送队列中需要做哪些预操作
网卡从发送队列中取包需要做哪些操作

【四、收包软件处理流程】

DPDk在初始化阶段通过igb_alloc_rx_queue_mbufs 负责将描述符，mbuf, dma,接收队列给关联起来，如下图所示。初始化配置这块内容下篇讲

1、模块/硬件介绍

Network interface: 指以太网卡，它工作在OSI的下两层（物理层、数据链路层），工作在物理层的芯片称为PHY，工作在数据链路层的芯片称为MAC控制器，即Media Access Control,即媒体访问控制子层协议.该协议位于OSI七层协议中数据链路层的下半部分，但是目前好多网卡是将MAC和PHY功能做到了一颗芯片中，但是MAC和PHY的机制还是单独存在的，只是对外体现为一颗芯片。MAC控制器的功能主要是数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能；PHY芯片的主要功能是将从PHY来的并行数据转换为穿行流数据，再按照物理层的编码规则把数字信号进行编码，最后再转换为模拟信号把数据发出去。

RX_FIFO: 数据接收缓冲区

TX_FIFO: 数据发送缓冲区

DMA Engine：Direct Memory Access，即直接寄存器访问，是一种高速的数据传输方式，允许在外部设备和存储器之间直接读写数据，数据的读写不消耗CPU资源。

DMA控制器通过一组描述符环形队列rx_ring）与CPU互相操作完成数据包的收发。CPU（cpu执行PMD驱动/程序）通过操作DMA寄存器来与DMA控制器进行部分通信与初始化配置，主要寄存器有Base、Size、Tail、Head。head寄存器用于DMA往rx_ring里插入时使用；tail是应用（PMD驱动）通过写寄存器通知给DMA控制器当前可用的最后一个描述符（head->next 为tail时表示当前rx_ring存满了，再来报文会被记录rx_missed_error）。

Rx_queue: 收包队列结构体：我们主要关注两个环形队列rx_ring、sw_ring

Rx_ring：一个地址连续环形队列，存储的是描述符，描述符中包含将来存放数据包的物理地址、DD标志（下面会介绍DD标志）等，上面图中只画了存放数据包的物理地址，物理地址供网卡DMA模块使用，也称为DMA地址（硬件使用物理地址，当网卡收到数据包后会通过DMA操作将数据包拷贝到物理地址，物理地址是通过虚拟地址转换得到的，下面分析源码时会介绍）

Sw_ring: 存储的是将来存放数据包的虚拟地址，虚拟地址供应用使用（软件应用使用虚拟地址，应用往虚拟地址读写数据包）

DD标志：用于标识一个描述符buf是否可用，无论网卡是工作在轮询方式下还是中断方式，判断数据包接收成功或者是否发送成功都需要检查描述符中的完成状态位（Description Done）DD，该状态位由DMA控制器在完成操作（从网卡FIFO接收队列到内存（收），或者从内存到网卡FIFO发送队列（发））后进行回写（设置为DD位为1（收），设置为0（发））

Mbuf：对应于Mbuf内存池中的元素，通过alloc或者free操作内存池获取或者释放mbuf对象，这里需要说的一点是mbuf池创建的时候是连续的，但是rx_ring和sw_ring里指向的数据地址不一定是连续的，下面分析收包流程时会介绍

PCIE总线：采用高速串行通信互联标准，自上而下分为事务传输层、数据链路层、物理层，网卡与CPU之间数据包的传输、CPU对网卡寄存器的MMIO操作都通过PCIE进行传输。

Tx_queue: 发包队列结构体：我们主要关注两个环形队列tx_ring、sw_ring.

tx_ring一个地址连续环形队列，存储的是描述符，描述符中包含将来存放数据包的物理地址、DD标志等，

DMA寄存器：CPU配置网卡的操作通过操作网卡的寄存器，网卡会通过DMA将报文放在系统内存中，另外，CPU（PMD驱动程序）配置网卡的操作也是通过操作网卡的寄存器（DMA寄存器）。存在几个问题：

网卡如何知道应该放在哪里呢？如何将网卡和系统内存关联起来？

这需要用到网卡的几个寄存器。

RDBAL(Receive Descriptor Base Address Low)， RDBAH(Receive Descriptor Base Address High) RDLEN(Receive Descriptor Length) RDH(Receive Descriptor Head) RDT(Receive Descriptor Tail)。

PMD驱动初始化时会分配一块内存，将这块内存的起始物理地址(64位)写到寄存器。

RDBAL(保存起始物理地址的低32位)和RDBAH(保存物理地址的高32位)，然后将这块内存的大小写到寄存器RDLEN中；这块内存称为硬件描述符队列（union ixgbe_adv_rx_desc 数组）。

硬件描述符队列大小 = 接收队列硬件描述符个数 * 接收队列硬件描述符大小。

一个接收队列硬件描述符大小为16字节（ sizeof(union ixgbe_adv_rx_desc) ），个数可配置，一般为1024。

DD位的理解

DD标志，这个标志标识着一个描述符是否可用的情况。

收包

网卡（DMA）在使用这个描述符前，先检查DD位是否为0，如果为0，那么就可以使用描述符，把数据拷贝到描述符指定的地址，之后把DD标志位置为1，否则表示不能使用这个描述符。

而对于PMD驱动而言，恰恰相反，在读取数据包时，先检查DD位是否为1，如果为1，表示网卡已经把数据放到了内存中，可以读取，读取完后，再把DD位设置为0，否则，就表示没有数据包可读。

网卡与内存关联

接收硬件描述符

接收硬件描述符，数据结构如下所示：

接收接收描述符的格式分析

一个描述符（union ixgbe_adv_rx_desc）有两种格式；如下所示:

接收接收描述符

读格式（union ixgbe_adv_rx_desc 中的read）

读格式是从网卡(DMA)角度来说的，由PMD驱动将mbuf的物理地址写到packet buffer address字段(pkt_addr)，网卡（DMA）读取此字段获取内存物理地址，收到的报文就可以存到此内存。

回写格式（union ixgbe_adv_rx_desc 中的 wb「write-back」）

回写格式也是从网卡(DMA)角度来说，网卡（DMA）将报文写到指定的内存后，就会以下面的格式将报文的相关信息回写到描述符（union ixgbe_adv_rx_desc）中，最后设置DD位(第二个8字节的最低位)；PMD驱动程序通过判断DD位是否为1来接收报文（DD位为1，说明DMA将报文放入到内存了，PMD驱动可以接收报文）。

总结：

接收队列硬件描述符队列就是一块内存。

网卡先以读格式，读取描述符，获取内存的物理地址，将报文写到内存；

然后以回写格式将报文额外信息写到描述符中；

PMD驱动程序可以以回写格式读取描述符，获取报文的长度，类型等信息。

收包流程

接收报文时需要将网卡和内存关联起来，即将要将要存放报文的地址告诉网卡，这是通过接收硬件描述符来实现的。