【考研408计算机组成原理】微程序设计重要考点指令流水线考研真题＋考点分析

苏泽

“弃工从研”的路上很孤独，于是我记下了些许笔记相伴，希望能够帮助到大家

微指令的形成方式

微指令的地址形成方式

对应考题

题目：微指令的地址形成方式 - 断定方式

解题思路：

答题：

分析考点：

微程序控制单元设计

静态微程序设计和动态微程序设计（小知识点）

静态

动态

指令流水线

在设计指令流水线时，需要考虑以下几个方面：

易错点

考题

示例问题

微指令的形成方式

微指令的地址形成方式

断定方式
- 微指令格式中包含下地址字段。
- 后继微指令的地址由该字段直接指定。
根据操作码形成
- 机器指令加载到指令寄存器后，微指令地址由操作码决定。
- 通过微地址形成部件来生成微指令地址。
增量计数器法
- 微指令地址寄存器（CMAR）的当前值加1。
- 公式表示为：(𝐶𝑀𝐴𝑅)+1→𝐶𝑀𝐴𝑅(CMAR)+1→CMAR。
分支转移
- 转移方式：根据特定的判别条件进行转移。
- 转移地址：指明转移成功后的微指令地址。
操作控制字段
- 包含转移方式和转移地址。
通过测试网络
- 微指令地址的形成可能依赖于测试网络的结果。
硬件产生微程序入口地址
- 第一条微指令地址由专门的硬件产生。
- 取指周期和中断周期的微程序首地址由硬件记录。

对应考题

题目：微指令的地址形成方式 - 断定方式

题目描述： 某计算机采用微程序控制器，共有32条指令。公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成。采用断定法（下地址字段法）确定下条微指令地址。求：

微指令中下地址字段可以没有的位数至少是多少位？
总共需要存储多少条微指令？
标注出130个不同的位置至少需要多少个二进制位？

解题思路：

理解题目要求：
- 确定微指令的下地址字段位数。
- 计算总共需要存储的微指令数量。
- 计算标注130个不同位置所需的二进制位数。
计算微指令数量：
- 取指令微程序固定为2条微指令。
- 每条指令对应的微程序平均有4条微指令，共有32条指令。
计算下地址字段位数：
- 使用断定法，需要足够位数的下地址字段来唯一标识每一条微指令。
计算二进制位数：
- 需要的位数能够表示从1到130的所有微指令地址。

答题：

计算微指令数量：
- 取指令微程序：2条
- 每条指令对应的微程序：32条指令 × 4条微指令/指令 = 128条
- 总共：2 + 128 = 130条微指令
计算下地址字段位数：
- 由于需要唯一标识130条微指令，使用二进制表示需要的位数为 ⌈log⁡2(130)⌉⌈log2(130)⌉。
- 计算得 27=12827=128，28=25628=256，因此至少需要8位。
计算二进制位数：
- 130个不同位置至少需要的二进制位数为 ⌈log⁡2(130)⌉⌈log2(130)⌉。
- 由于 27=12827=128 不足以表示130，所以需要 28=25628=256，即8位。

分析考点：

考点1： 微程序控制器的工作原理和微指令的地址形成方式。
考点2： 断定法的理解和应用。
考点3： 二进制数的位数计算，以及如何确定能够表示特定数量的唯一值所需的位数。

微程序控制单元设计

与硬布线控制单元设计做对比

绝大多数都一样，但唯一的区别在最后：把形成的微命令交给微地址形成部件最后形成微命令+微地址的形式组成微指令

而硬布线是直接把这样的微命令做成电路去实现

也正是因为这个特性他的每一个微命令段（由若干微命令形成的微命令段）多一个节拍用于把下一次的微命令存到CMAR 作用是为了让机器知道 “下一步”执行谁

这也是他跟硬布线控制器最大的区别

静态微程序设计和动态微程序设计（小知识点）

静态

微程序无需改变，采用 ROM

动态

通过改变微指令和微程序改变机器指令

有利于仿真，采用 EPROM

指令流水线

是CPU中的一种技术，它允许多个指令在不同的阶段同时进行处理，从而提高执行效率。指令流水线的基本步骤包括：

取指周期：根据程序计数器（PC）中的内容从指定地址读出指令代码并放在指令寄存器（IR）中。
译码周期：对指令进行译码，确定需要的操作和操作数。
执行周期：根据指令的操作码和操作数执行相应的操作。
访存周期：如果需要，访问内存以获取或存储数据。
写回周期：将执行结果写回寄存器或内存。

流水线技术可以并行处理多个指令，但也可能遇到一些问题，如数据冲突、控制冲突等，需要采取相应的策略来解决。

指令流水线的本质

就是把一个动作拆解成无数个细小的动作（由不同的部件完成不同的动作）然而流水线就体现在异步通俗点讲就是你是切菜的你不用上一个菜做完你就一直切菜 你的任务不需要等到别人执行完成你才能够开始 这就叫异步流水线的本质就是希望将各种部件最大异步化仅此而已

在设计指令流水线时，需要考虑以下几个方面：

指令的顺序：指令顺序不能改变，以确保程序的正确性。
指令的并行性：编译器可以通过分析指令之间的依赖关系，将能够并行执行的指令合并成一条超长指令字，以提高执行效率

指令流水线是一种在CPU中用于提高指令执行效率的技术，它将指令的执行过程分解成多个子过程，这些子过程可以并行执行。然而，在指令流水线的设计和实现中存在一些易错点，这些易错点在考题中也经常被考察。以下是一些指令流水线中的易错点和相关问题：

易错点

资源冲突（结构相关）：当多条指令同时争用同一资源时会发生结构相关，导致流水线中断或效率降低。
数据相关（数据冒险）：某些指令依赖于前一条指令的结果，如果前一条指令的结果尚未计算完成，后一条指令就无法执行。
控制相关（控制冒险）：转移指令和程序计数器的改变可能导致流水线中断。
流水线的启动和排空：流水线在开始时需要一定的时间来填满各个阶段，称为启动时间；在最后一条指令执行完毕后，流水线需要一段时间来清空，称为排空时间。
超标量流水线的指令乱序发射：超标量流水线允许在一个时钟周期内发射多条指令，但需要处理指令乱序执行带来的问题。
异常和中断的处理：流水线需要能够处理异常和中断，这可能会影响流水线的效率。

考题

计算流水线的性能指标：如吞吐率、加速比、效率等。
- 吞吐率：单位时间内完成的指令数量。
- 加速比：引入流水线后与未引入流水线的执行时间之比。
- 效率：流水线中各功能的利用率。
分析流水线中的相关类型：确定指令流水线中可能发生的数据相关、控制相关和结构相关。
设计超标量流水线：设计一个超标量流水线，并分析其CPI（每条指令的时钟周期数）。
处理异常和中断：设计流水线的异常和中断机制，确保流水线在遇到异常情况时能够正确处理。
流水线的优化：提出方法来减少流水线的启动时间和排空时间，提高流水线的效率。
指令流水线的实现：给出指令流水线的具体实现方式，包括数据通路的设计、控制信号的生成等。