1 STM32F1时钟树

在嵌入式开发中，时钟系统配置具有至关重要的地位。时钟是嵌入式系统的 “心跳”，为微控制器的中央处理单元（CPU）提供基本的时序信号。没有正确配置的时钟，CPU 无法按照预定的节奏执行指令，整个系统将无法正常工作。例如，时钟频率决定了 CPU 执行指令的速度。如果时钟频率设置过低，系统性能会受到严重影响，可能无法满足实时性要求；如果设置过高，可能会导致系统不稳定甚至损坏硬件。

1.1 STM32F103时钟系统图

简单来说，时钟是具有周期性的脉冲信号，最常用的是占空比50%的方波

以下是STM32F103时钟系统图

外部时钟源：
OSC_OUT / OSC_IN 外部高速晶振引脚
OSC32_OUT / OSC32_IN 外部低俗晶振引脚

在 STM32 中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。从时钟频率来分可以分为高速时钟源和低速时钟源，在这 5 个中 HIS，HSE 以及PLL 是高速时钟，LSI 和 LSE 是低速时钟。从来源可分为外部时钟源和内部时钟源，外部时钟源就是从外部通过接晶振的方式获取时钟源，其中HSE 和 LSE 是外部时钟源，其他的是内部时钟源。下面我们看看STM32 的 5 个时钟源，我们讲解顺序是按图中红圈标示的顺序：
① HSI 是高速内部时钟，RC 振荡器，频率为 8MHz。
② HSE 是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为 4MHz~16MHz。我们的开发板接的是 8M 的晶振。
③ LSI 是低速内部时钟，RC 振荡器，频率为 40kHz。独立看门狗的时钟源只能是 LSI，同时 LSI 还可以作为RTC 的时钟源。
④ LSE 是低速外部时钟，接频率为 32.768kHz 的石英晶体。这个主要是RTC 的时钟源。
⑤ PLL 为锁相环倍频输出，其时钟输入源可选择为 HSI/2、HSE 或者 HSE/2。倍频可选择为2~16 倍，但是其输出频率最大不得超过 72MHz。

H: high 高
L: low 低
S: speed 速
I:internal 内部
E: external 外部

1.2 STM32F103时钟树简图

1.2.1 高速部分

PLL为锁相环倍频输出，其时钟输入源可选择为 HSI/2、 HSE或者 HSE/2。倍频可选择为2~16倍，但是其输出频率最大不得超过 72MHz。
F1系列的系统时钟SYSCLK，最大值72MHz（不考虑超频，稳定运行），8M+8M无法得到72M，想要得到72MHz，需要芯片内部的PLL锁相环，PLL内部是一个倍频器，乘法，*2~*16。HIS只能选择2分频，HSE可以选择1分频或者2分频。

分频之后（默认为1，不分频）到达HCLK。
HCLK，高速高性能时钟总线（AHB）
再次分频后通过两个桥达到APB1 / APB2总线，最大频率分别为36M / 72M，所以分频系数一般位2 / 1，

与此同时，HCLK上也会有外设，内核和该外设的时钟也都来自于HCLK。APB1 / APB2也挂载着大量外设。

1.2.2 低速部分

LSI可以作为IWDG（独立看门狗）的时钟源，精度要求不高。
也可以作为RCT（实时时钟）的时钟源，要求精度，所以优先使用外部低速，其次外部高速，其次内部低速。

1.3 函数配置

（1）时钟源、锁相环

（2）系统时钟、总线

（3）使能外设时钟（宏）
PPP代表任意外设，例如GPIO、ADC，需要外设工作，就要打开外设的时钟。默认情况下外设时钟都是关闭的，以此达到低功耗需求。

（4）扩展外设时钟函数 (RTC/ADC/USB)
HAL_RCCEx_PeriphCLKConfig()，不同系列的配置函数是不一样的。
Ex：拓展
Periph：外设
CLK：时钟

1.4 时钟输出

A. MCO 是 STM32 的一个时钟输出 IO(PA8)，它可以选择一个时钟信号输出，可以选择为 PLL 输出的 2 分频、HSI、HSE、或者系统时钟。这个时钟可以用来给外部其他系统提供时钟源。

B. 这里是 RTC 时钟源，从图上可以看出，RTC 的时钟源可以选择 LSI，LSE，以及 HSE 的 128 分频。
C. 从图中可以看出 C 处USB 的时钟是来自PLL 时钟源。STM32 中有一个全速功能的 USB 模块，其串行接口引擎需要一个频率为 48MHz 的时钟源。该时钟源只能从PLL 输出端获取，可以选择为 1.5 分频或者 1 分频，也就是，当需要使用USB模块时，PLL 必须使能，并且时钟频率配置为 48MHz 或 72MHz。
D. D处就是 STM32 的系统时钟 SYSCLK，它是供 STM32 中绝大部分部件工作的时钟源。系统时钟可选择为 PLL 输出、HSI 或者HSE。系统时钟最大频率为 72MHz，当然你也可以超频，不过一般情况为了系统稳定性是没有必要冒风险去超频的。
E. 这里的 E 处是指其他所有外设了。从时钟图上可以看出，其他所有外设的时钟最终来源都是 SYSCLK。SYSCLK 通过 AHB 分频器分频后送给各模块使用。这些模块包括：
①、AHB 总线、内核、内存和DMA 使用的 HCLK 时钟。
②、通过 8 分频后送给Cortex 的系统定时器时钟，也就是 systick 了。
③、直接送给Cortex 的空闲运行时钟 FCLK。
④、送给 APB1 分频器。APB1 分频器输出一路供APB1 外设使用(PCLK1，最大频率 36MHz)，另一路送给定时器(Timer)2、3、4 倍频器使用。
⑤、送给 APB2 分频器。APB2 分频器分频输出一路供 APB2 外设使用(PCLK2，最大频率 72MHz)，另一路送给定时器(Timer)1 倍频器使用。

1.5 STM32CubeMX时钟树配置F1

1.6 时钟系统对与嵌入式开发的重要性

1. 确保系统正常运行，时钟频率决定了 CPU 执行指令的速度。如果时钟频率设置过低，系统性能会受到严重影响，可能无法满足实时性要求；如果设置过高，可能会导致系统不稳定甚至损坏硬件。嵌入式系统中的各种外设，如定时器、串口、I2C、SPI 等，也需要时钟信号来进行正常的操作。不同的外设可能需要不同频率的时钟源，通过合理配置时钟系统，可以确保这些外设能够正常工作。例如，定时器需要一个准确的时钟源来进行时间测量和定时中断生成。如果时钟配置错误，定时器可能无法准确计时，导致定时功能失效。
2. 优化系统性能，通过调整时钟频率，可以优化系统的处理速度。在一些对性能要求较高的应用中，如实时图像处理、高速数据采集等，可以适当提高时钟频率以加快数据处理速度。然而，提高时钟频率也会带来功耗增加和散热问题，需要在性能和功耗之间进行权衡。
3. 降低功耗，合理配置时钟系统可以降低系统的功耗。在一些低功耗应用中，可以通过降低时钟频率、关闭不必要的时钟源或使用时钟门控技术来减少功耗。例如，在电池供电的设备中，降低系统的功耗可以延长电池寿命，提高设备的可用性。
4. 数据传输与通信，在嵌入式系统中，经常需要进行数据传输和通信，如与外部设备进行串口通信、通过 SPI 或 I2C 总线与传感器或其他芯片进行数据交换等。这些通信接口通常需要特定的时钟频率和相位关系来确保数据的准确传输。正确配置时钟系统可以使不同设备之间的时钟同步，避免数据传输错误和通信故障。在一些复杂的嵌入式系统中，可能存在多个微控制器或处理器协同工作。通过配置时钟系统，可以实现这些处理器之间的时钟同步，确保它们能够正确地协调工作，提高系统的整体性能和可靠性。

总之，时钟系统配置是嵌入式开发中不可或缺的一部分。正确配置时钟系统可以确保系统正常运行、优化系统性能、满足外设同步要求，并适应不同的应用场景。开发人员需要深入了解所使用的微控制器的时钟系统架构和配置方法，根据具体的应用需求进行合理的时钟配置，以实现高效、可靠的嵌入式系统设计。

注：笔记内容来自正点原子官方HAL库开发教程，配合STM32F407探索者开发板