Vivado 使用教程（个人总结）

Vivado 是 Xilinx 公司推出的一款用于 FPGA 设计的集成开发环境 (IDE)，提供了从设计输入到实现、验证、调试和下载的完整流程。本文将详细介绍 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置等步骤。

一、创建新项目

1.1 启动 Vivado

打开 Vivado 应用程序，进入欢迎界面。

1.2 创建新项目

  1. 在欢迎界面选择“Create New Project”。
  2. 输入项目名称和路径。
  3. 选择“RTL Project”，并勾选“Do not specify sources at this time”。
  4. 选择目标器件（如 XC7Z020-1CLG484）。
  5. 点击“Finish”完成项目创建。

二、设计输入

2.1 添加设计源文件

  1. 在 Flow Navigator 面板中，选择“Add Sources”。
  2. 选择“Add or Create Design Sources”并点击“Next”。
  3. 点击“Create File”以创建新的 Verilog 或 VHDL 文件。
  4. 输入文件名并选择文件类型（Verilog/VHDL）。
  5. 点击“Finish”完成文件创建。

2.2 编辑设计源文件

  1. 在 Sources 面板中，双击新创建的源文件以打开编辑器。
  2. 编写设计代码。例如，以下是一个简单的 Verilog 模块：
module led_blink (input wire clk,input wire rst,output reg led
);reg [23:0] counter;always @(posedge clk or posedge rst) beginif (rst) begincounter <= 24'd0;led <= 1'b0;end else begincounter <= counter + 1;if (counter == 24'd9999999) begincounter <= 24'd0;led <= ~led;endend
endendmodule

三、添加约束文件

3.1 添加约束文件

  1. 在 Flow Navigator 面板中，选择“Add Constraints”。
  2. 选择“Create File”并命名文件（如“constraints.xdc”）。
  3. 点击“Finish”完成文件创建。
  4. 在 Sources 面板中，双击新创建的约束文件以打开编辑器。
  5. 添加引脚约束。例如：
set_property PACKAGE_PIN W5 [get_ports clk]
set_property IOSTANDARD LVCMOS33 [get_ports clk]set_property PACKAGE_PIN U16 [get_ports rst]
set_property IOSTANDARD LVCMOS33 [get_ports rst]set_property PACKAGE_PIN V17 [get_ports led]
set_property IOSTANDARD LVCMOS33 [get_ports led]

3.2 约束文件细节

引脚约束：指定 FPGA 器件的引脚连接。

时序约束：定义时钟周期、输入和输出延迟、时钟偏移等时序要求。例如：

create_clock -period 10.000 -name clk [get_ports clk]
set_input_delay -max 5.000 -clock clk [get_ports rst]
set_output_delay -max 5.000 -clock clk [get_ports led]

布线约束：定义特定信号的布线要求，避免电源噪声和串扰。例如：

set_property PULLUP true [get_ports rst]
set_property DRIVE 12 [get_ports led]

3.3 约束文件的优化

  1. 确保时序约束的准确性，避免过于宽松或严格。
  2. 针对关键路径设置合理的时序约束，保证时序收敛。
  3. 使用分层约束文件，便于管理和维护。

四、综合与实现

4.1 运行综合（Synthesis）

  1. 在 Flow Navigator 面板中，选择“Run Synthesis”。
  2. Vivado 将开始综合设计。完成后，查看综合报告以确认无错误。

4.2 查看综合报告

  1. 在 Flow Navigator 面板中，选择“Open Synthesized Design”。
  2. 打开“Reports”选项卡，查看综合报告中的时序、资源利用情况等信息。

时序报告：检查所有路径是否满足时序要求。

资源利用报告：查看逻辑单元、寄存器、内存块、DSP 等资源的使用情况。

4.3 运行实现（Implementation）

  1. 在 Flow Navigator 面板中，选择“Run Implementation”。
  2. Vivado 将开始实现设计。完成后，查看实现报告以确认无错误。

4.4 查看实现报告

  1. 在 Flow Navigator 面板中，选择“Open Implemented Design”。
  2. 打开“Reports”选项卡，查看实现报告中的布线、时序等信息。

布线报告：检查布线是否合理，是否存在长路径或高拥堵区域。

时序报告：再次检查时序收敛情况，确保所有路径满足时序要求。

4.5 优化布线

  1. 调整约束：检查和优化约束文件，确保时序约束和布线约束合理。
  2. 重复综合和实现：多次运行综合和实现过程，逐步优化设计。
  3. 使用物理布局工具：在 Vivado 中使用物理布局工具查看和调整关键路径的布线。

4.6 布局和资源优化示例

资源优化示例

假设我们有一个简单的计数器设计：

module counter(input wire clk,input wire rst,output reg [3:0] count
);always @(posedge clk or posedge rst) beginif (rst)count <= 4'b0000;elsecount <= count + 1;end
endmodule

资源利用报告：

  1. 在综合完成后，查看综合报告中的“Utilization Report”，检查 LUT、FF、BRAM 和 DSP 的使用情况。
  2. 如果发现某些资源使用过多，可以尝试以下优化：
    • 重写代码以减少不必要的逻辑。
    • 使用更高效的数据结构（如将组合逻辑转换为查找表或存储器）。
布局优化示例
  1. 在综合和实现完成后，查看实现报告中的“Placement Report”和“Routing Report”。
  2. 检查是否有信号的延迟过长或拥堵区域。
  3. 使用 Vivado 的“Floorplanning”工具进行手动布局优化：
    • 将相关模块放置在相邻区域内，减少布线长度。
    • 确保关键信号的路径尽可能短，减少延迟。
    • 示例：将计数器和 LED 驱动逻辑放置在相邻的逻辑块中。

五、仿真

5.1 添加仿真源文件

  1. 在 Flow Navigator 面板中，选择“Add Sources”。
  2. 选择“Add or Create Simulation Sources”并点击“Next”。
  3. 点击“Create File”以创建新的仿真文件（如“testbench.v”）。
  4. 输入文件名并选择文件类型（Verilog/VHDL）。
  5. 点击“Finish”完成文件创建。

5.2 编写测试平台

  1. 在 Sources 面板中，双击新创建的仿真文件以打开编辑器。
  2. 编写测试平台代码。例如：
module counter(input wire clk,input wire rst,output reg [3:0] count
);always @(posedge clk or posedge rst) beginif (rst)count <= 4'b0000;elsecount <= count + 1;end
endmodule

5.3 运行仿真

  1. 在 Flow Navigator 面板中，选择“Run Simulation”。
  2. 选择“Run Behavioral Simulation”。
  3. 仿真完成后，查看波形窗口以验证设计行为。

5.4 波形查看和分析

  1. 在仿真过程中，可以使用 Vivado 仿真器查看波形图。
  2. 在波形窗口中，选择感兴趣的信号，点击“Add to Wave”以添加到波形视图中。
  3. 使用“Zoom In”和“Zoom Out”工具调整波形视图。
  4. 在波形视图中，检查信号的时序关系和逻辑行为，验证设计的正确性。

5.5 仿真报告

查看仿真日志，确认所有测试用例通过，并且没有错误和警告。

六、调试

6.1 设置调试探针

  1. 在设计源文件中插入 ILA (Integrated Logic Analyzer) 核。
  2. 例如，将以下代码添加到 Verilog 模块中：
ila_0 ila_inst (.clk(clk),.probe0(count)
);

6.2 配置调试核

  1. 在 Flow Navigator 面板中，选择“Open IP Integrator”。
  2. 在 IP Integrator 中添加 ILA 核，并将其连接到设计中相应的信号。

6.3 运行调试

  1. 在 Flow Navigator 面板中，选择“Run Implementation”。
  2. 生成比特流文件并下载到 FPGA。
  3. 打开硬件管理器，配置 ILA 并运行调试。

七、下载配置

7.1 下载比特流文件

  1. 连接 FPGA 开发板与计算机。
  2. 在 Flow Navigator 面板中，选择“Open Hardware Manager”。
  3. 选择“Open Target”，然后选择“Auto Connect”。
  4. 选择“Program Device”，并选择生成的比特流文件进行下载。

7.2 验证设计

  1. 确认 FPGA 已正确配置。
  2. 验证设计功能是否符合预期。

八、综合和实现的优化技巧

8.1 Lint 检查

Lint 检查用于在代码综合之前查找和修复代码中的潜在错误和不规范写法。

  1. 在 Flow Navigator 面板中，选择“Open Synthesized Design”。
  2. 选择“Report”->“Report DRC”进行设计规则检查。
  3. 选择“Report”->“Report CDC”进行时钟域交叉检查。
  4. 查看报告中的警告和错误信息，修改代码以修复这些问题。

8.2 时序优化

  1. 在综合和实现过程中，检查时序报告，确保所有路径满足时序要求。
  2. 使用多重约束（Multi-Constraint）文件，根据不同的工作条件设置不同的时序约束。
  3. 调整代码结构，优化关键路径，减少路径延迟。

8.3 资源优化

  1. 检查资源利用报告，确保设计在目标 FPGA 上的资源利用率合理。
  2. 使用高效的数据结构和算法，减少资源消耗。
  3. 使用分层设计，将复杂模块分解为多个子模块，提高设计的可维护性和可扩展性。

8.4 物理布局优化

  1. 在物理布局阶段，使用 Vivado 提供的布局工具，手动调整关键路径的布局。
  2. 确保关键信号布线尽量短，减少布线延迟。
  3. 使用区域约束（Area Constraints），将相关模块放置在相邻的区域内，减少信号延迟。

8.5 布局和资源优化示例

假设我们有一个简单的计数器设计：

module counter(input wire clk,input wire rst,output reg [3:0] count
);always @(posedge clk or posedge rst) beginif (rst)count <= 4'b0000;elsecount <= count + 1;end
endmodule

资源优化示例：

  1. 在综合完成后，查看综合报告中的“Utilization Report”，检查 LUT、FF、BRAM 和 DSP 的使用情况。
  2. 如果发现某些资源使用过多，可以尝试以下优化：
    • 重写代码以减少不必要的逻辑。
    • 使用更高效的数据结构（如将组合逻辑转换为查找表或存储器）。

布局优化示例：

  1. 在综合和实现完成后，查看实现报告中的“Placement Report”和“Routing Report”。
  2. 检查是否有信号的延迟过长或拥堵区域。
  3. 使用 Vivado 的“Floorplanning”工具进行手动布局优化：
    • 将相关模块放置在相邻区域内，减少布线长度。
    • 确保关键信号的路径尽可能短，减少延迟。
    • 示例：将计数器和 LED 驱动逻辑放置在相邻的逻辑块中。

九、实机条件下的调试

9.1 设置和配置调试核

  1. 在设计中添加 ILA 核，捕获实际工作条件下的信号。
  2. 配置 ILA 核，选择要捕获的信号和触发条件。例如：
ila_0 ila_inst (.clk(clk),.probe0(count)
);

9.2 运行实机调试

  1. 生成比特流文件并下载到 FPGA。
  2. 连接调试设备（如 JTAG 调试器）与 FPGA 开发板。
  3. 在 Vivado 中打开硬件管理器，选择“Open Hardware Manager”。
  4. 选择“Open Target”，然后选择“Auto Connect”。
  5. 在硬件管理器中配置 ILA，设置触发条件并捕获信号数据。
  6. 分析捕获到的波形数据，检查信号时序和逻辑行为。

9.3 调试步骤示例

  1. 在硬件管理器中，选择“Add Probes”添加需要监控的信号。
  2. 设置触发条件，例如设置计数器达到特定值时触发捕获。
  3. 开始捕获数据，运行 FPGA 设计，触发器触发时自动捕获信号。
  4. 分析波形图，检查信号是否按照预期工作。
  5. 根据需要调整设计，重新生成比特流文件，并再次下载和验证。

十、总结

Vivado 是一个功能强大的 FPGA 开发工具，提供了从设计输入到实现、验证、调试和下载的完整流程。本文详细介绍了 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置、优化技巧等步骤。通过这些内容的学习和实践，可以有效提高 FPGA 设计的性能和可靠性。

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.mzph.cn/web/15462.shtml

如若内容造成侵权/违法违规/事实不符，请联系多彩编程网进行投诉反馈email:809451989@qq.com，一经查实，立即删除！

相关文章

设计模式--责任链模式

设计模式--责任链模式

责任链模式是一种行为设计模式&#xff0c;它允许将请求沿着处理者链进行发送。请求会沿链传递&#xff0c;直到某个处理者对象负责处理它。这种模式在许多应用场景中非常有用&#xff0c;例如在处理用户输入、过滤请求以及实现多级审核时。 应用场景 处理用户输入&#xff1…
阅读更多...
kafka之consumer参数auto.offset.reset

kafka之consumer参数auto.offset.reset

Kafka的auto.offset.reset 参数是用于指定消费者在启动时如何处理偏移量&#xff08;offset&#xff09;的。这个参数有三个主要的取值&#xff1a;earliest、latest和none。 earliest&#xff1a; 当各分区下有已提交的offset时&#xff0c;从提交的offset开始消费&#xff1b…
阅读更多...
HCIP-VLAN综合实验

HCIP-VLAN综合实验

一、实验拓扑 二、实验要求 1、pc1和pc3所在接口为access;属于vlan 2; PC2/PC4/PC5/PC6处于同一网段’其中PC2可以访问PC4/PC5/PC6; PC4可以访问PC6&#xff1b;PC5不能访问PC6&#xff1b; 2、PC1/PC3与PC2/PC4/PC5/PC6不在同一个网段&#xff1b; 3、所有PC通过DHCP获取IP…
阅读更多...
栈和队列的应用-计算器实例

栈和队列的应用-计算器实例

‘’‘ &#xff08;11 3&#xff09; 2 -5 顺序存储栈来实现 ’‘’ sqstack.h #ifndef SQSTACK_H__ #define SQSTACK_H__ #define MAXSIZE 32 typedef int datatype typedef struct node_st {datatype data[MAXSIZE]; int top;}sqstack;sqstack *st_create(void); int s…
阅读更多...
闲话 .NET（5）：.NET Core 有什么优势？

闲话 .NET（5）：.NET Core 有什么优势？

前言 .NET Core 并不是 .NET FrameWork 的升级版&#xff0c;它是一个为满足新一代的软件设计要求而从头重新开发的开发框架和平台&#xff0c;所以它没有 .NET FrameWork 的历史包袱&#xff0c;相对于 .NET FrameWork&#xff0c;它具备很多优势。 .NET Core 有哪些优势&am…
阅读更多...
智算中心带宽漫谈 -- 开篇

智算中心带宽漫谈 -- 开篇

隐秘的角落 带宽对高性能计算是一个永恒的话题&#xff0c;本质上&#xff0c;带宽即数据交换的速率&#xff0c;单位时间的传输数据越多&#xff0c;带宽就越高&#xff0c;但对高性能计算来说&#xff0c;对高带宽的渴求永无止境&#xff0c;好比宏观现实世界中的车道&#…
阅读更多...
QT实现线程的四种方式（QThread、QRunnable和QThreadPool、QObject、QtConcurrent）

QT实现线程的四种方式（QThread、QRunnable和QThreadPool、QObject、QtConcurrent）

在当今高性能计算需求日益增长的背景下，多线程编程已成为提升应用性能的重要手段。Qt框架，作为一个功能全面、跨平台的C++应用程序开发工具包，为我们提供了多种多线程实现方案。本文将介绍QThread类在Qt多线程编程中的应用，以及如何通过QRunnable和QThreadPool、QObject的m…
阅读更多...
C# GDI+ 绘制文字不同的操作系统渲染文字大小不同

C# GDI+ 绘制文字不同的操作系统渲染文字大小不同

一、C# GDI 绘制文字不同的操作系统渲染文字大小不同 原因&#xff1a;使用Font 字体的时候&#xff0c;没有指定字体渲染的单位。 不同系统的默认字体单位会不同。 二、解决方案&#xff1a; 在指定字体的时候&#xff0c;指定字体大小&#xff0c;同时也要设置字体的单位 …
阅读更多...
sqlserver 创建表,列及表,列描述

sqlserver 创建表,列及表,列描述

-- 创建表 CREATE TABLE Employees (EmployeeID INT PRIMARY KEY,EmployeeName NVARCHAR(100),EmployeeEmail NVARCHAR(100) );-- 为表添加描述 EXEC sp_addextendedproperty name NMS_Description, value N员工信息表, level0type NSchema, level0name dbo, level1type N…
阅读更多...
springboot整合kkFileView部署，前端使用

springboot整合kkFileView部署，前端使用

前言&#xff1a; 官方文档&#xff1a;https://kkfileview.keking.cn/zh-cn/docs/production.html docker方式或加入星球获取发行包直接获取启动&#xff0c;无需以下步骤&#xff1a; 拉取镜像# 网络环境方便访问docker中央仓库 docker pull keking/kkfileview:4.1.0# 网…
阅读更多...
pytest框架的代码如何用vscode进行debug

pytest框架的代码如何用vscode进行debug

{"version": "0.2.0","configurations": [{"name": "Python: Run My Module", // 配置名称&#xff0c;将在调试配置下拉列表中显示"type": "debugpy", // 调试类型&#xff0c;这里是Python"requ…
阅读更多...
二元关系表示

二元关系表示

一、二元关系的定义和表示 什么是二元关系&#xff1f;对集合A和B&#xff0c;A\timesB的任意子集R为A到B的一个二元关系。当AB时&#xff0c;A\timesA的任一子集R称为A上的一个二元关系。在不引起误解的情况下&#xff0c;二元关系可简称关系。 若|A|m,|B|n&#xff0c;则A到…
阅读更多...
常用字体映射字典

常用字体映射字典

表格形式 英文字体名称中文字体名称SimSun宋体SimHei黑体KaiTi楷体FangSong仿宋YouYuan幼圆LiSu隶书NSimSun新宋体SimSun-ExtB宋体-ExtBFangSong_GB2312仿宋_GB2312KaiTi_GB2312楷体_GB2312Microsoft YaHei微软雅黑Microsoft JhengHei微软正黑体STXihei华文细黑STKaiti华文楷体…
阅读更多...
手机版AI写作软件哪个好用？5款AI写作软件分享

手机版AI写作软件哪个好用？5款AI写作软件分享

在这个快节凑的时代&#xff0c;人们对于高效、便捷的创作方式很是追求。尤其是在人工智能技术发展迅速的今天&#xff0c;AI写作软件的出现&#xff0c;让很多自媒体创作者都会想到在手机上面进内容创作&#xff0c;这样不仅能提高工作效率&#xff0c;而且工作的自由度会更高…
阅读更多...
自动化运维(AIOps): 现代IT管理的革命

自动化运维(AIOps): 现代IT管理的革命

在数字化时代&#xff0c;企业的 IT 系统变得愈加复杂。从云计算到大数据&#xff0c;从物联网到人工智能&#xff0c;技术的飞速发展使得企业面临前所未有的挑战。这种复杂性不仅体现在数据量和数据流的增加上&#xff0c;还包括高成本和高错误率的运维需求。在此背景下&#…
阅读更多...
基于51单片机的盆栽自动浇花系统

基于51单片机的盆栽自动浇花系统

一.硬件方案 工作原理是湿度传感器将采集到的数据直接传送到ADC0832的IN端作为输入的模拟信号。选用湿度传感器和AD转换&#xff0c;电路内部包含有湿度采集、AD转换、单片机译码显示等功能。单片机需要采集数据时&#xff0c;发出指令启动A/D转换器工作&#xff0c;ADC0832根…
阅读更多...
Hive 变量定义与引用

Hive 变量定义与引用

文章目录 1.背景2.Hive 变量命名空间查看变量设置变量引用变量 参考文献 1.背景 在书写 Hive SQL 时&#xff0c;有时需要将重复出现的值从 SQL 分离出来&#xff0c;以变量的方式表示和引用。 设置变量和引用变量可以带来以下几个好处&#xff1a; 简化查询语句&#xff1a;…
阅读更多...
Android 实现竖排文本(垂直方向显示)

Android 实现竖排文本(垂直方向显示)

Android 实现竖排文本-垂直方向显示 前言效果图代码实现方式一 Custom View1. 自定义视图 VerticalTextView2. 在xml布局文件中使用3. 设置文本内容 方式二 使用 TextView 的 rotation属性方式三 使用带有跨距文本的TextView1. 自定义视图 VerticalTextView2. 在xml布局文件中使…
阅读更多...
AI学习指南数学工具篇-凸优化基础知识凸函数

AI学习指南数学工具篇-凸优化基础知识凸函数

AI学习指南数学工具篇-凸优化基础知识凸函数 引言 在凸优化过程中&#xff0c;凸函数是一个非常重要的概念&#xff0c;它在机器学习、深度学习和优化算法中都有广泛的应用。凸函数具有很多独特的性质&#xff0c;能够帮助我们更好地理解优化问题并且设计高效的优化算法。本文…
阅读更多...
【Golang】Golang获取Gin框架PostForm上传的文件

【Golang】Golang获取Gin框架PostForm上传的文件

文章目录 前言一、函数解释二、代码实现三、总结 前言 在Web开发中&#xff0c;文件上传是一项常见的功能。例如&#xff0c;用户可能需要上传头像、文档或其他类型的文件。在Go语言的Gin框架中&#xff0c;我们可以很方便地处理文件上传。在这篇博客中&#xff0c;我将解释如…
阅读更多...
最新文章

Copyright @ 2022~2023