详解CRC校验原理以及FPGA实现

文章目录

  • 一、什么是CRC校验?
  • 二、实现CRC校验原理以及步骤
    • 2.1 用多项式表示二元码数据
    • 2.2 选择一个生成多项式作为校验
    • 2.3 计算CRC校验码
  • 三、CRC判断数据是否错误的原理以及步骤
    • 3.1 将收到的数据与生成多项式求余
    • 3.2 数据发生错误再进行CRC校验判断
  • 四、FPGA实现CRC
    • 4.1 线性移位反馈寄存器
    • 4.2 LFSR工作原理
    • 4.3 仿真验证


一、什么是CRC校验?

  CRC(Cyclic Redundancy Check,循环冗余校验)是一种广泛使用的错误检测技术,主要用于检测数据在传输或存储过程中是否发生了错误。它通过对数据进行特定的数学运算,生成一个固定长度的校验码(CRC 校验码),并将其附加到数据后面。接收方在收到数据时,可以通过相同的运算来验证数据的完整性。

  CRC 校验的基本思路是将数据视为一个多项式,并通过模 2 除法(即不考虑进位的二进制除法)来计算校验值:

  1. 选择生成多项式:CRC 校验使用一个预定义的生成多项式(通常是一个二进制数),这个多项式的选择会影响 CRC 校验的性能和错误检测能力。
  2. 数据多项式:将待校验的数据视为一个多项式,使用二进制表示。
  3. 模 2 除法:用数据多项式除以生成多项式,得到的余数就是 CRC 校验码。
  4. 附加校验码:将 CRC 校验码附加到原始数据后面,形成完整的数据包。

二、实现CRC校验原理以及步骤

2.1 用多项式表示二元码数据

   将输入的数据看成一个多项式,其多项式的公式如下:

G ( X ) = g n x n + g n − 1 x n − 1 + g n − 2 x n − 2 + g 2 x 2 + g 1 x 1 + g 0 x 0 = ∑ i = 0 i = n g i x i G(X)=g_nx^n + g_{n-1}x^{n-1} + g_{n-2}x^{n-2} + g_2x^2 + g_1x^1 + g_0x^0 = \sum_{i=0}^{i=n}g_ix^i G(X)=gnxn+gn1xn1+gn2xn2+g2x2+g1x1+g0x0=i=0i=ngixi

  • g i g_i gi表示二元码中第i位的数
  • x i x^i xi表示二元码中第i位

   例如:一个多项式为 G ( X ) = x 4 + x + 1 = 1 ∗ x 4 + 0 ∗ x 3 + 0 ∗ x 2 + 1 ∗ x 1 + 1 ∗ x 0 G(X)=x^4 + x + 1=1*x^4 + 0*x^3 + 0*x^2 + 1*x^1 + 1*x^0 G(X)=x4+x+1=1x4+0x3+0x2+1x1+1x0
则这个多项式表示数据为{1,0,0,1,1},反之亦然,如果知道一个数据,也就知道这个数据对应的多项式。

2.2 选择一个生成多项式作为校验

   生成多项式满足:仅仅能够被1和自身整除,常见的生成多项式有以下:

在这里插入图片描述
  这里面多项式的宽度以及多项式的值是去掉了最高位1的,比如我们上面举例 G ( X ) = x 4 + x + 1 G(X)=x^4 + x + 1 G(X)=x4+x+1表示为{1,0,0,1,1},一共五位,换成16进制为13。截图里去掉了最高位1,就变成了{0,0,1,1}宽度为4,初始值03。

2.3 计算CRC校验码

  在上面我们知道了二元序列的多项式表示,以及一些常见的生成多项式,我们就要计算出我们需要的CRC校验码,具体计算就是除法取余数。例如:我们需要传输的数据为:{1,0,0,1,0,1,0,1},我们选择CRC4的生成多项式 G ( X ) = x 4 + x + 1 G(X)=x^4 + x + 1 G(X)=x4+x+1来计算CRC校验码。

  1. 将需要传输的数据最低位补n个0,这里的n是指生成多项式中x的最高次方,这里CRC4的最高次方是4,因此需要在数据最低为补4个0,变成为{1,0,0,1,0,1,0,1,0000}

  2. 用补0后的数据整除生成多项式取得余数,二进制取余数用模2除法,步骤如下:

在这里插入图片描述

  1. 将余数{0,1,0,0}就是CRC校验码,填充到传输数据的末尾即可得到整个CRC编码{1,0,0,1,0,1,0,1,0100}

  我们用CRC校验生成网站,计算一下本次结果和我们手算的是否一致,{1,0,0,1,0,1,0,1}换成16进制为95,打开网站:

在这里插入图片描述
  可以看到我们用网站计算的结果和手算的结果一致。

三、CRC判断数据是否错误的原理以及步骤

  接收方收到整个数据包后,将整个数据对约定好的生成多项式进行模2取余操作,最后判断余数是否为0,如果余数为0表示数据传输无误,如果不为0表示数据传输有错,还是用上面的例子来操作一遍:

3.1 将收到的数据与生成多项式求余

在这里插入图片描述

  如果余数为0,就表示这次收到的数据没有发生错误;如果数据包发生了错误,无论1位还是多位,余数一定不为0;

3.2 数据发生错误再进行CRC校验判断

  我们随机将收到的数据两位取反,表示收到的数据收到噪声干扰出错了,我们再与生成多项式取余操作:

在这里插入图片描述
  由此可见,如果传输过程中,数据发生了错误最终CRC校验码不等于0。

四、FPGA实现CRC

  实现CRC的关键就是取余数,在FPGA中可以使用线性移位反馈寄存器来实现取余。

4.1 线性移位反馈寄存器

  LFSR(线性反馈移位寄存器,Linear Feedback Shift Register)是一种用于生成伪随机序列的电路或算法。它在数字电路、通信系统和密码学中有广泛的应用。LFSR 通过使用线性反馈机制来生成新的位,通常用于加密、错误检测和伪随机数生成等领域。

LFSR的基本组成:

  1. 寄存器:LFSR 由一系列的位存储单元(通常是触发器)组成,这些位存储在寄存器中。寄存器的长度通常用n表示。
  2. 反馈多项式:LFSR 的反馈是通过一个反馈多项式来实现的,该多项式定义了哪些位会参与反馈计算。反馈多项式通常表示为: G ( X ) = g n x n + g n − 1 x n − 1 + g n − 2 x n − 2 + g 2 x 2 + g 1 x 1 + g 0 x 0 G(X)=g_nx^n + g_{n-1}x^{n-1} + g_{n-2}x^{n-2} + g_2x^2 + g_1x^1 + g_0x^0 G(X)=gnxn+gn1xn1+gn2xn2+g2x2+g1x1+g0x0
  3. 移位操作:在每个时钟周期,LFSR 会将寄存器中的所有位向右移位,并将新的反馈位放入寄存器的最高位
    在这里插入图片描述

4.2 LFSR工作原理

  • 首先将移位寄存器里面的寄存器赋非0初值,也叫种子。刚开始 R 0 , R 1 , R 2 , . . . . . . , R n − 1 {R_0,R_1,R_2,......,R_n-1} R0R1R2......Rn1表示种子。
  • 然后根据生成多项式,来确定反馈位(通常是某些位的异或结果);即: g 0 , g 1 , g 2 , g 3 , . . . . . . . , g n − 2 , g n − 1 , g n {g_0,g_1,g_2,g_3,.......,g_n-2,g_n-1,g_n} g0g1g2g3.......gn2gn1gn表示抽头系数。
  • 最后移位,将输入的数据低n位从高到低移动进来,移动结束后, R 0 , R 1 , R 2 , . . . . . . , R n − 1 {R_0,R_1,R_2,......,R_n-1} R0R1R2......Rn1表示余数。

4.3 仿真验证

  根据前面的CRC计算原理以及LFSR原理,我们搭建电路如上所示,我们还是用最开始的例子:传输的数据为{1,0,0,1,0,1,0,1},选择生成多项式 G ( X ) = x 4 + x + 1 G(X)=x^4 + x + 1 G(X)=x4+x+1,仿真代码如下:

`timescale 1ns / 1psmodule tb_crc4_lfsr();reg                                                 sys_clk ;reg                                                 sys_rst ;reg                                                 din     ;//发送信息为1001_0101
//后面补4个0就是10010101_0000
initial beginsys_clk = 0;sys_rst = 1;din = 0;#200@(posedge sys_clk)sys_rst = 0;#500@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;#200 $stop;
endalways #5 sys_clk = ~sys_clk;crc4_lfsr u_crc4_lfsr(.sys_clk         ( sys_clk        	),.sys_rst         ( sys_rst         	),.din             ( din             	),.crc_code_valid  (   				),.crc_code        (         			)
);
endmodule

在这里插入图片描述

  可以看到我们计算出来的CRC校验码为{0,1,0,0}和我们前面计算的一致。我们将计算好的CRC校验码加到发送信息后四位,再经过LFSR看一下结果,仿真代码如下:

`timescale 1ns / 1psmodule tb_crc4_lfsr();reg                                                 sys_clk ;reg                                                 sys_rst ;reg                                                 din     ;//发送信息为1001_0101
//后面补4个0就是10010101_0000
initial beginsys_clk = 0;sys_rst = 1;din = 0;#200@(posedge sys_clk)sys_rst = 0;#500@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;#200 //加入前面计算好的余数0100,总共信息位就是10010101_0100@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;#200 $stop;
endalways #5 sys_clk = ~sys_clk;crc4_lfsr u_crc4_lfsr(.sys_clk         ( sys_clk        	),.sys_rst         ( sys_rst         	),.din             ( din             	),.crc_code_valid  (   				),.crc_code        (         			)
);
endmodule

在这里插入图片描述
   可以看到,将计算好的余数添加到信息位后面,再经过LFSR后得到余数为0,表示数据无误。我们随机将打反一位数据,仿真代码如下:

`timescale 1ns / 1psmodule tb_crc4_lfsr();reg                                                 sys_clk ;reg                                                 sys_rst ;reg                                                 din     ;//发送信息为1001_0101
//后面补4个0就是10010101_0000
initial beginsys_clk = 0;sys_rst = 1;din = 0;#200@(posedge sys_clk)sys_rst = 0;#500@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;#200 //加入前面计算好的余数0100,总共信息位就是10010101_0100,我们随机打反一位数据,信息变成 11010101_0100@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 1;@(posedge sys_clk)din = 0;@(posedge sys_clk)din = 0;#200 $stop;
endalways #5 sys_clk = ~sys_clk;crc4_lfsr u_crc4_lfsr(.sys_clk         ( sys_clk        	),.sys_rst         ( sys_rst         	),.din             ( din             	),.crc_code_valid  (   				),.crc_code        (         			)
);
endmodule

在这里插入图片描述
   可以看到,如果传输过程中,数据位发生了错误,那么经过解码后的余数不为0;

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.mzph.cn/news/884778.shtml

如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈email:809451989@qq.com,一经查实,立即删除!

相关文章

大模型学习笔记------CLIP模型解读与思考

大模型学习笔记------CLIP模型解读与思考 1、为什么提出CLIP模型2、CLIP模型详解3、CLIP模型的重要意义 上文已经讲到,我认为多模态的大模型是最有前途的大模型,首先学习的就是CLIP这个模型。 CLIP(Contrastive Language-Image Pretraining&…

《IMM交互式多模型滤波MATLAB实践》专栏目录,持续更新……

专栏链接:https://blog.csdn.net/callmeup/category_12816762.html 专栏介绍 关于IMM的例程 双模型EKF: 【逐行注释】基于CV/CT模型的IMM|MATLAB程序|源代码复制后即可运行,无需下载三模型EKF: 【matlab代码】3个模型的IMM例程&…

【UART异步串口协议及verilog实现】

UART异步串口协议 1 UART1.1 数据格式1.2 波特率 2 UART的发送和接收模块2.1 uart发送模块2.2 uart的接收模块 【博客首发于微信公众号《 漫谈芯片与编程》】 本篇文章介绍常用的芯片外围低速协议:UART; 1 UART UART是异步串行传输协议,即…

TS-AWG控制电光调制器:推动科技应用新发展的利器

一、电光调制有什么用? 如今,基于光学、光子学和脉冲激光以及电光调制器的应用正变得极为流行,最新一代科学家正在为其实际应用开辟新领域,如汽车激光雷达、医疗解决方案、航空航天和国防、量子和激光传感器。 测试挑战、上市时…

ros与mqtt相互转换

vda5050 VDA5050协议介绍 和 详细翻译-CSDN博客 ros与mqtt相互转换 如何转换的,通过某个中转包,获取ros的消息然后以需要的格式转换为mqtt 需要的参数 ros相关 parameters[ (ros_subscriber_type, vda5050_msgs/NodeState), (ros_subscriber_queue…

探讨 | 大模型在传统NLP任务的使用姿势

以chatgpt为起始节点的大模型技术经过了两年左右的发展,大致沉淀了一些较为确定的研究领域。首先是基座大模型的研究,主要是国内外大厂集中大量财力、人力、算力进行大模型军备竞赛,企图将大模型的基础能力(包括推理能力&#xff…

C语言 — 指针的进阶

文章目录 前言一、字符指针二、指针数组三、数组指针数组名 与 &数组名 四、指针传参二维数组传参 五、函数指针结语 前言 通过前面的关于指针的学习,我们了解了指针的一些个特性。本篇文章我们将深入指针,挖掘指针更深处的知识。 在开始之前&#…

Ceisum无人机巡检视频投放

公司投标内容有个视频投放的功能动画,原本想实现这么一个效果: 案例效果来自别人的展示作品,Leader一眼就相中了这个效果,可惜别人的终究是别人的,又不会白白给你,终究是要自己动手尝试。 动画方面的展示…

Redis为什么用跳表实现有序集合

Redis为什么用跳表实现有序集合 手写一个跳表 为了更好的回答上述问题以及更好的理解和掌握跳表,这里可以通过手写一个简单的跳表的形式来帮助读者理解跳表这个数据结构。 我们都知道有序链表在添加、查询、删除的平均时间复杂都都是 O(n) 即线性增长&#xff0c…

ubuntu双屏只显示一个屏幕另一个黑屏

简洁的结论: 系统环境 ubuntu22.04 nvidia-535解决方案 删除/etc/X11/xorg.conf 文件 记录一下折腾大半天的问题。 ubuntu系统是22.04,之前使用的时候更新驱动导致桌面崩溃,重新安装桌面安装不上,请IT帮忙,IT一番操作过后也表示…

Docker可视化管理面板DPanel的安装

本文软件由网友 rui 推荐; 什么是 DPanel ? DPanel 是一款 Docker 可视化管理面板,旨在简化 Docker 容器、镜像和文件的管理。它提供了一系列功能,使用户能够更轻松地管理和部署 Docker 环境。 软件特点: 可视化管理&…

学习threejs,使用对象组合

👨‍⚕️ 主页: gis分享者 👨‍⚕️ 感谢各位大佬 点赞👍 收藏⭐ 留言📝 加关注✅! 👨‍⚕️ 收录于专栏:threejs gis工程师 文章目录 一、🍀前言1.1 ☘️THREE.Object3D 三维物体 二…

企业必备:一合通电子合同

一合通,让合同签署更简单。加密技术保障安全,随时随地可签。助力企业加速业务流程,提高办公效率。 在数字化转型的浪潮中,企业面临着前所未有的机遇与挑战。特别是在人力资源管理和合同签署方面,传统的纸质合同已经难以…

二十二、MySQL 8.0 主从复制原理分析与实战

文章目录 一、复制(Replication)1、什么是复制2、复制的方式3、复制的数据同步类型3.1、异步复制3.2、半同步复制3.3、设计理念:复制状态机——几乎所有的分布式存储都是这么复制数据的 4、基于binlog位点同步的主从复制原理4.1、异步复制示例…

AAA 数据库事务隔离级别及死锁

目录 一、事务的四大特性(ACID) 1. 原子性(atomicity): 2. 一致性(consistency): 3. 隔离性(isolation): 4. 持久性(durability): 二、死锁的产生及解决方法 三、事务的四种隔离级别 0 .封锁协议 …

w~自动驾驶~合集4

我自己的原文哦~ https://blog.51cto.com/whaosoft/12451789 #基于深度学习的端到端自动驾驶 最新的端到端自动驾驶综述刚刚出炉,话说论文一作卡内基梅隆大学的Apoorv Singh今年产出了七篇综述,都和自动驾驶相关,推荐给大家。就一个字&…

【6G 需求与定义】ITU(国际电联)对全球6G标准的愿景

博主未授权任何人或组织机构转载博主任何原创文章,感谢各位对原创的支持! 博主链接 本人就职于国际知名终端厂商,负责modem芯片研发。 在5G早期负责终端数据业务层、核心网相关的开发工作,目前牵头6G技术研究。 博客内容主要围绕…

JVM 类加载器

字节码的结构 魔数u4 cafe babe 版本u4 52 java8 常量池计数器u2 从1开始,0索引留给不需要的情况 常量池 表 #1 -> #计数器-1 类标识符 u2 public final abstrat class annotion interface 之类 类索引u2 名字 父类索引u2 父类名字 接口计数器 u2 接口数…

Sentieon软件快速入门指南

Sentieon软件为完整的纯软件基因变异检测二级分析方案,其分析流程完全忠于BWA、GATK、MuTect2、STAR、Minimap2、Fgbio、picard等金标准的数学模型。在匹配开源流程分析结果的前提下,大幅提升WGS、WES、Panel、UMI、ctDNA、RNA等测序数据的分析效率和检出…

数字信号处理:自动增益控制(AGC)

自动增益控制: :自动增益控制(Automatic Gain Control, AGC)是一种信号处理技术,用于在接收端调整输入信号的增益(或放大系数),以保持信号在一个合适的强度范围内,从而防…