自动增益控制：
：自动增益控制（Automatic Gain Control, AGC）是一种信号处理技术，用于在接收端调整输入信号的增益（或放大系数），以保持信号在一个合适的强度范围内，从而防止信号过弱或过强。
工作原理：
AGC电路通过测量接收到的信号强度，将该强度与一个预设的理想水平进行比较，并根据两者的差异自动调整放大器的增益。例如，如果输入信号变得太弱，AGC会自动增加增益；而当输入信号太强时，则会降低增益。这样可以确保接收端获得一个较为稳定的信号强度。
第一个仿真图有点小错误：程序并没有错误。将值设置为有符号数和模拟。
修改完如上图所示。
`timescale 1ns / 1psmodule tops_AGC(
input i_clk,
input i_rst,
input i_flag,
input signed[11:0]i_x,
output signed[11:0]o_egy,
output signed[11:0]o_y,
output o_flag
);//energy
wire signed[11:0]w_absx = (i_x[11] == 1'b0)?i_x:~i_x+1'b1; integer i;
reg signed[11:0]dly_absx[2048:1];
always @(posedge i_clk or posedge i_rst)
beginif(i_rst)beginfor(i=1;i<=2048;i=i+1)dly_absx[i]<=12'd0;end
else begindly_absx[1]<=w_absx;for(i=2;i<=2048;i=i+1)dly_absx[i]<=dly_absx[i-1];end
end reg [23:0]power_E;
always @(posedge i_clk or posedge i_rst)
beginif(i_rst)beginpower_E <= 24'd0;end
else beginpower_E <= power_E + dly_absx[1]-dly_absx[2048];end
end
assign o_egy=power_E[22:11];//signal 延迟
reg signed[11:0]dly_x[2149:1];
always @(posedge i_clk or posedge i_rst)
beginif(i_rst)beginfor(i=1;i<=2149;i=i+1)dly_x[i]<=12'd0;end
else begindly_x[1]<=i_x;for(i=2;i<=2149;i=i+1)dly_x[i]<=dly_x[i-1];end
end //flag 延迟
reg signed[2148:0]dly_flag;
always @(posedge i_clk or posedge i_rst)
beginif(i_rst)begindly_flag<=2149'd0;end
else begindly_flag<={dly_flag[2147:0],i_flag};end
end
wire signed[11:0]w_y = dly_x[2149];
assign o_flag= dly_flag[2048];//自动增益
wire [19 : 0] gains;
blk_agc blk_agc_u (.clka(i_clk), // input wire clka.rsta(i_rst), // input wire rsta.addra(o_egy), // input wire [8 : 0] addra.douta(gains), // output wire [19 : 0] douta.rsta_busy() // output wire rsta_busy
);reg signed[19:0]wgains;
always @(posedge i_clk or posedge i_rst)
beginif(i_rst)beginwgains <= 20'b0;end
else beginif(o_flag == 1'b1)wgains <= gains;elsewgains <= wgains;end
endreg signed[31:0]r_pw;
always @(posedge i_clk or posedge i_rst)
beginif(i_rst)beginr_pw <= 32'b0;end
else beginr_pw <= $signed(wgains)*$signed(w_y); end
end assign o_y=r_pw[31-12:20-12];endmodule
