基本单元

• 

• 与门(AND)

  • 全1为1，有0为0

• 或门(OR)

  • 全0为0，有1为1

• 非门(NOT)

  • 为1则0，为0则1

• 异或门(XOR)

  • 两个输入端，相同为0，不同为1

• 与非门(NADD)

  • 全1为0，有0为1

• 或非门(NOR)

  • 全0为1，有1为0。刚好与与非门的总结规律相反

异或门和半加器(Half Adder)

• 定义
  • 异或门就是一个最简单的整数加法，所需要使用的基本门电路，本来在代码逻辑里，只有与或非
  • 硬件层面多一个异或是方便进行加法运算，通过一个异或门计算出个位，通过一个与门计算出是否进位
  • 把两个门电路打包，给它取一个名字，就叫作半加器
  • 半加器可以解决个位加法问题
• 公式:
  • 异或门: ((not A) and B) or (A and (not B))
• 例子

   ((not 01) and 10) or (01 and (not 10))= (10 and 10) or (01 and 01)= 10 | 01= 1101 + 10 = 11
  

全加器(Full Adder)

半加器的局限

• 半加器可以解决个位加法问题，但是如果放到二上来说，就不够用了
• 二进制的加法，所以如果从右往左数，第二列不是十位，而称之为“二位”，对应的再往左，就应该分别是四位、八位
• 二位用一个半加器不能计算完成的原因也很简单
  • 因为二位除了一个加数和被加数之外，还需要加上来自个位的进位信号，一共需要三个数进行相加，才能得到结果

全加器的实现

• 

• 用两个半加器和一个或门，就能组成一个全加器

• 第一个半加器，用和个位的加法一样的方式，得到是否进位X和对应的二个数相加后的结果Y,这样两个输出

• 然后，把这个加和后的结果Y,和个位相加后输出的进位信息U，再连接到一个半加器上，就会再拿到一个是否进位的信息V和对应的加和后的结果W

• 把两个半机器的进位输出，作为一个或门的输入连接起来，只要两次加法中任何一次需要进位，那么二位上，就会向左侧的四位进一位

• 因为一共只有三个bit相加，即使3bit都是，也最多进一位