随着小米加入的造车大家庭，让这个本来就卷的要死的造车大家庭更加卷了。随之带来的蝴蝶效应就是江湖上各个造成门派都开始了降本方案的浪潮啊，开始打响价格战了。各家的新能源车企也是不得不开始启动了降本方案的计划了，为了应对降价的浪潮。小编刚刚有一个朋友厉飞雨，在我们公司国外非洲刚果分部中担任EE大师兄一职位。他由于本部门事务繁忙，不得去找外包公司去设计这个PCB单板了。至于找的是哪家外包刚开始的时候没有给我说，就说让我帮忙抽空评审一下，我说你回国后必须安排上大餐一顿犒劳我。我手上的项目也很多的，只能是趁着下班回家休息的时候帮忙看下了。
当我骑上我的电动车一个多小时到家后，就赶进打开我的电脑登录微信看下他发来的邮件把板子下载好了。我打开电脑按照往常的评审习惯是先去检查一遍板子上的电源芯片布局布线，高速线等。当我看到一个一级电源芯片的布局布线后我都吃惊了。我把这个电源芯片部分单独拿出来给诸位道友们看下。
（STC2620Q-layout图例）
这次用的是我们国产的电源芯片方案芯洲科技—STC2620Q系列。这家电源芯片方案供应商是我们中国的，我们大家还是需要大家支持一下国产的。其手册如下图所示：
1，SCT2620Q的TYPICAL APPLICATION如下图所示：
2，封装设计：
3，Layout Guideline：
Proper PCB layout is a critical for SCT2620Q’s stable and efficient operation. The traces conducting fast switching currents or voltages are easy to interact with stray inductance and parasitic capacitance to generate noise and degrade performance. For better results, follow these guidelines as below:
1. Power grounding scheme is very critical because of carrying power, thermal, and glitch/bouncing noise associated with clock frequency. The thumb of rule is to make ground trace lowest impendence and power are distributed evenly on PCB. Sufficiently placing ground area will optimize thermal and not causing over heat area.
2. Place a low ESR ceramic capacitor as close to VIN pin and the ground as possible to reduce parasitic effect.
3. Freewheeling diode should be place as close to SW pin and the ground as possible to reduce parasitic effect.
4. For operation at full rated load, the top side ground area must provide adequate heat dissipating area. Make sure top switching loop with power have lower impendence of grounding.
5. The bottom layer is a large ground plane connected to the ground plane on top layer by vias. The power pad should be connected to bottom PCB ground planes using multiple vias directly under the IC. The center thermal pad should always be soldered to the board for mechanical strength and reliability, using multiple thermal vias underneath the thermal pad. Improper soldering thermal pad to ground plate on PCB will cause SW higher ringing and overshoot besides downgrading thermal performance. it is recommended 8mil diameter drill holes of thermal vias, but a smaller via offers less risk of solder volume loss. On applications where solder volume loss thru the vias is of concern, plugging or tenting can be used to achieve a repeatable process.
6. Output inductor and freewheeling diode should be placed close to the SW pin. The switching area of the PCB conductor minimized to prevent excessive capacitive coupling.
7. The RT/CLK terminal is sensitive to noise so the RT resistor should be located as close as possible to the IC and routed with minimal lengths of trace.
8. UVLO adjust and RT resistors, loop compensation and feedback components should connect to small signal ground which must return to the GND pin without any interleaving with power ground.
9. Route BOOT capacitor trace on the other layer than top layer to provide wide path for topside ground.
10. For achieving better thermal performance, a four-layer layout is strongly recommended.
正常来说大家只要认真看下这个芯片手册再去设计这个芯片，一般应该问题不大的。但是有些人偏偏不信邪啊，喜欢抬杠，江湖人称杠精。总以为按照自己的设计经验做就好了，这个芯片手册可以不用看的。
上面的这张图片大家看了之后估计都要被气得口吐鲜血了，下面小编我就从布局和布线上给大家分析一下这个SCT2651Q系列的电源芯片。
1，我们先看下输入电容Cin的位置摆放。一般来说CIN电容需要就近放在芯片的输入Vin和功率地PGND，来减少寄生电感的存在。因为输入电流不连续，寄生电感引起的噪声可能会超过芯片的耐压以及对逻辑单元造成不良影响。
其原理图如下所示：
目前的Layout图如下所示：
从上面的布局我们可以看出来目前的做法是把两个10UF的输入电容正反贴放置了，把小容值的高频电容放置在电源管脚反面了。这个和手册上的要求背道而驰了，手册上的Layout Guideline上第二条提到了这个点：
主要原因就是：把高频电容放置在电源管脚背面，就会造成需要信号打过孔的。因为过孔会存在寄生电感，加了过孔会增加这个环路的电感，导致发生LC振荡。直接的现象就是在SW处产生高振铃，这个高振铃意味着这个环路中，谐振频率的信号分量很强。所以说一般都是建议把输入的容值小的电容（高频电容）尽量靠近电源芯片的输入管脚放置，而且是和芯片同面放置的，有个设计经验值是：Cin高频电容的摆放位置距离最好小于40mil，用来滤除来自电源输入端的交流噪声和来自芯片内部（倒灌）的电源噪声，同时也会起到储能作用。
2，输出电感和续流二极管的位置。手册上的Layout Guideline上第六条提到了这个点：
翻译出来就是：输出电感器和续流二极管应靠近SW引脚。PCB的开关区域最小化布线以防止过大的电容耦合。
设计的Layout图如下所示：
从上图我们可以看来目前的做法是把续流二极管和电感以及电源芯片正反贴放置了，这个做法也是和手册上的要求背道而驰的，其实这个续流二级管的摆放还是挺重要的。
那么我们看下这个电源芯片的输入的高频电流环路，如下图所示：
目前的做法是续流二级管通孔打孔到电感上的，间接的增加了高频环路的面积，我们知道一般是让这个高频环路面积越小越好，因为每一个电流环都可以看成是一个环路天线，会产生辐射，会引起EMI问题，也会干扰板上其它的电路，而辐射的大小与环路面积成正比。
目前来看开关节点的电感离SW距离是可以的，至于为啥要求电感尽量靠近SW管脚放置主要是因为：由于PWM信号处电压的快速变化，SW点会产生较强的噪声。所以我们在PCB布线时需要特别注意，尽可能减小这一快速变化环节的面积来减少对其他部分的干扰。
还有就是一个原因就是开关节点走线需要在短距离内承载相对较大的时变电流，所以电感应该放置在非常靠近稳压器SW引脚的位置。接线越短，来自高dV / dt波形的高频电场和来自电感纹波电流的低频磁场耦合就越小。而且SW是开关节点，为噪声源，所以应在保证电流的同时保持尽量小的面积远离易受干扰的信号走线。现在的做法就是SW区域到电感这边铺铜有点多了，可以在满足其载流的前提下减少一些铺铜。
关于这个SW开关节点的一些注意事项大家干感兴趣的小伙伴可以去看下下面的链接，MPS官网上分享的一篇关于EMC开关节点布局注意事项。
EMC开关节点布局注意事项
https://www.monolithicpower.cn/cn/switch-node-layout-considerations-for-emc
3，RT电阻的位置，这个手册上也是有要求的，我们先看下这个PIN的功能：
手册上的Layout Guideline要求：
意思就是说我们RT/CLK端子对噪声敏感，因此RT电阻器应尽可能靠近IC，并且走线尽量短一些。尽量也是放置在和芯片同一面。
目前的做法是和电源芯片正反贴放置了，如下图所示：
4，BOOT电路上的RC的位置，BST电路一般用来给上MOS管驱动供电。故BST与SW一样，也是一个电压高速跳变的点，会辐射出较强的噪音。自举电容也要放置在尽可能靠近BST和SW的位置，避免对其他信号的影响，布线时宽度一般在20mil即可。尽量也是放置在和芯片同一面。
目前的做法是这个电路走线绕了一大圈，这个环路也是要求尽量短，它也是会辐射出较强的噪音
上图的BST的电路设计布局布线这种做法是很不推荐的，大家要引以为戒。
5，FB电路的中阻容器件的位置，这个和一般开关电源芯片的要求一致的，FB的信号的阻容器件尽量靠近反馈管脚放置。
目前的做法是这个FB走线绕了一大圈，完全是可以优化一下布局摆在输出靠上的。
还有一些其他的布线上需要注意点可以直接参考Layout Guideline要求即可，切记不能啥都不看就按照自己所谓的设计经验来了。
以上就是这次评审的所有内容了，大家对于类似的开关电源芯片有疑问的可以在评论去留言，最后小编多啰嗦一句话，找PCB外包公司尽量还是找规模大的，做的板子质量值得信赖，不然小公司做的返工很多，让你气到吐血，这里小编我推荐一下深圳一博科技股份有限公司还是挺不错的一家PCB设计公司，良心推荐哦。
)
