LabVIEW FPGA 模块利用整数数学进行所有数学运算；因此，CompactRIO 的模拟输出操作必须利用所需输出电压的二进制代码表示。所需电压的二进制代码表示是通过将所需电压除以模块的代码宽度来确定的。模块的码宽（或步长）定义为系统可以输出的最小电压变化。码宽根据以下公式计算：

        例如，cRIO-9263模拟量输出模块具有16位模拟量输出通道，范围为-10V至10V。因此，模块的码宽为 0.305176mV/步（20V / 2^16 步）。因此，要输出 5.0 伏，您需要将 5.0 V 除以 0.305176mV。该除法产生二进制值 16384。NI在每个模拟输出模块中包含一个 VI，可以为您执行此转换。该VI将被命名为Convert to Binary (cRIO-XXXX)，其中XXXX是模块的型号。它将包含在位于\examples\FPGA\CompactRIO\cRIO-XXXX\目录中的 cRIO-XXXX 支持文件 LLB 中。该VI（图2）通常在FPGA VI中使用，将所需的电压值转换为该电压的二进制代码表示形式。您将向其提供您想要在标称值 (V)端子中输出的电压。校准终端是一个包含两个不同控件的集群：偏移 (nV)和LSB 权重 (nV/LSB)。这些控件用于确定电压的二进制代码表示形式，该电压通过二进制值端子返回。LSB权重 (nV/LSB)是模块的代码宽度，偏移量 (nV)对应于您可能想要识别的任何偏移量。

        在 CompactRIO 中执行线性波形生成的方法有很多种。不同的方法范围从数组操作到更高级的内存读写操作。这一系列不同的方法为开发人员提供了许多可以在各种应用中使用的不同选项。生成任何波形的一种快速、简单的方法是将点包含在数组中并以特定时间间隔对这些点进行索引。

LabVIEW FPGA 模块中的数组

        可以使用 LabVIEW FPGA 模块创建数组；但是，您只能使用固定大小的一维数组。您可以通过右键单击数组索引并选择“设置维度大小”，将任何数组常量、控件或指示器设为固定大小。如果您的值始终保持不变，请使用常量数组，因为它们在 FPGA VI 中效率更高。注意：为了优化编译时间，请避免使用超过 32 个元素的数组，因为它们需要 FPGA 上的空间。

创建 LabVIEW FPGA VI 以输出数组

        在 LabVIEW FPGA 模块中开发任何应用程序的第一步是开发将在 FPGA 上运行（或综合）的 VI。该 VI（数组输出 VI）利用 LabVIEW 的自动索引功能对数组进行逐点索引。从数组中提取输出值，然后在 cRIO-9263 模拟输出模块的模拟输出通道 0 上输出。

        该程序使用 LabVIEW FPGA 模块用户手册中推荐的序列结构来进行定时 I/O 操作。在第一个序列中，我们使用循环定时器功能来控制模拟输出的更新速率。对于CompactRIO，所有硬件时序都在我们的软件中定义，因此我们可以通过简单地更改更新周期（毫秒）控制中的值来更改执行期间的更新速率。该程序中的循环将以 1/更新周期 (mSec)定义的速率执行。cRIO-9263 向一个模拟输出通道输出数据时，最小更新周期为 3 微秒。这相当于每秒 333,333 次更新的最大更新速率。在程序的第二个序列中，我们使用模拟输出功能将所需电压输出到 cRIO-9263 上的通道 0。

创建主机VI来执行目标VI

        大多数LabVIEW FPGA应用程序的第二步是创建一个主机接口VI，以与下载到硬件目标的FPGA VI进行通信。如图 4 所示，执行阵列输出 VI 打开对阵列输出 VI 的引用，该 VI 已通过“打开 FPGA 参考”功能下载到 FPGA 控制器。然后使用读/写控制功能设置VI的输出点数和更新周期（毫秒）控件的值。然后，通过使用“调用方法”功能和“运行”命令，该 VI 在 FPGA 上实际运行。它会等到VI运行完毕，然后使用关闭FPGA VI引用函数关闭引用并检查错误。

        对于由相对少量的点定义的波形来说，通过数组进行索引来生成波形是完全可以接受的。请记住，数组中的每个元素都会消耗 FPGA 上的许多门；因此，大型数组对于 LabVIEW FPGA 模块来说并不实用。然而，FPGA 有 16KB 内存可用于存储。可以使用位于Functions>>FGPA Device I/O>>Advanced FPGA Device I/O面板上的 Memory Read 和 Memory Write VI 来访问该存储器。 

        LabVIEW FPGA 模块为开发人员提供了一种非常强大的方法来定义线性波形，而无需创建值数组。借助 LabVIEW FPGA 模块，您可以使用线性插值 VI 轻松计算线性波形上的值。线性插值 VI具有三个输入：y0、y1和x （小数）。y0是插值间隔的下限，y1是插值间隔的上限。x（小数）表示区间[ y0 , y1 )内的评估点。x（小数）是一个无符号 16 位整数，表示 [0,1) 范围内的小数，对应于 [ y0 , y1 ) 创建的区间。例如，x（小数）值0将给出y0处的值（在y终端返回），x（小数）值 32767 将给出y0和y1之间的中间值。

        使用该VI，您只需提供起点和终点以及插值评估点即可定义波形。例如，如果您想输出总共 5 个点，则可以输出y0 、 y0和y1之间的 1/4、1/2 和 3/4 处的值，然后输出 y1。该波形可以通过使用x（小数）值 0、16383、32767、49151 执行线性插值，然后输出y1处的值来创建。y1处的值被显式输出，因为线性插值在 [ y0 , y1 )区间上求值，该区间最后不包括y1 。因此，x（小数）值 65535 不一定会输出y1 处的值。

        您可以使用带有 LabVIEW FPGA 的线性插值 VI，通过提供y0（起点）和y1（终点）、要插值的点数以及x（小数）值来生成线性波形。插值位置可以通过编程方式确定，通常使用运行求和。输出线性波形 VI（如图 6 所示）就采用了这种方法。该VI将通过基于起点和终点控件的插值输出在点数控件中定义的点数。线性插值最初将在x（小数）值为 0时完成，并且该值将在每次迭代中增加插值增量值。

        您可以通过手动提供控制值并运行VI来执行该VI。您还可以开发一个在主机上运行的VI，该主机以编程方式执行该VI并与之通信。执行 - 输出线性波形 VI（如图 7 所示）是在主机上开发和运行的。它使用“打开 FPGA 参考”、“读/写控制”、“调用方法”和“关闭 FPGA 参考”功能。这些函数提供对 FPGA 的所有必要控制，例如下载、读取或写入数据，以及启动或停止 VI。此方法允许您快速更改执行所需的控件的值。您甚至可以将此 VI 应用于其他 VI，以在 cRIO-9263 上执行输出，作为更大项目的一部分。

插值算法示例

        前面的示例重点介绍了基于线性插值生成线性波形的通用方法。您可以编写自己的算法来确定将沿起点和终点定义的线输出的值。一种常见的算法允许您在起点和终点之间添加均匀间隔的点，以输出更高分辨率的波形。可以使用主机 VI 来确定 处的评估点，该 VI 将确定 0 到 65535 之间的间距，以适应起点和终点之间的点。您还可以在FPGA VI中使用一种算法，以编程方式确定评估点。该方法使您能够简单地告诉 FPGA 代码在起点和终点之间放置多少个点，从而确定波形的采样率。

        利用整数的二进制表示和线性插值VI可以轻松实现这样一种算法。如果您回顾一下使用 LabVIEW FPGA 模块进行线性插值部分，我们讨论了x（小数）控制。它是一个 16 位整数，表示将发生插值的两点之间的位置。回想一下，值 0 表示起点 ( y0 )，值 32767 表示y0和y1之间的中间点。x（小数）的完整范围是 65535。该值的一半是 32767，四分之一是 16383，八分之一是 8191。如果我们查看这些数字的二进制表示形式（图 8），我们会看到二进制这些数字的表示只是前一个数字向右移动一位（以二进制形式分成两半）。

        我们可以利用这种二进制移位来快速确定x（小数）的值应该是什么，以在y0和y1之间添加 1、3、7、(2^n -1) 等点。请注意，如果我们要添加 1 个点，则x（小数）值为 32767（65535 右移一次）。如果我们添加 3 个点，则x（小数）值将分别为 16383、32767 和 49151，分别表示y0和y1 之间的 1/4、1/2 和 3/4。如果仔细观察这些数字的二进制表示形式，您会注意到 32767 是 16383 + 16383，在最低有效位进行 1 或运算，49151 是 32767 + 16383，在最低有效位进行 1 或运算。对于要在起点和终点之间添加的任何2^n - 1 个点，该图案表面相同。因此，如果您想在起点和终点之间添加2^n-1 个点，您可以将 65535 右移n 个位置以获得第一个插值点。然后，通过添加该初始值并与值 1 进行“或”运算来确定其余点。当达到可插值的最大值 65535 时，插值值将替换为终点处的值。进行此替换的原因是因为插值间隔 [ y0 , y1 ) 不包括结束值，因此我们将输出配置为最终更新的结束点。

        线性输出 - 添加点 VI（如图 9 所示）使用该算法输出起点、中间的 2^n -1（对于 n = 0:15）点以及终点。要添加的点(2^n-1)控件确定起点和终点之间包含的点数。请注意，它被取反，然后值 65535 移动了这个量，相当于右移n位。while循环内的Sequence结构包括两个序列。第一个序列（未显示）有一个循环定时器VI和一个周期更新（毫秒）。该序列用于创建点的定时更新率，类似于本教程中的其他两个示例。第二个序列是完成实际输出的地方。每次迭代，插值在传递到x（小数）的位置完成线性插值VI的终端。该值在 cRIO-9263 模块的通道 0 上输出。通过将初始移位 65535 的结果相加来计算下一个插值，然后将该结果与 1 进行或运算并连接到移位寄存器以进行下一次迭代。在最后一次迭代时（当插值点为65535时），输出End Point控件中的值，程序结束。

        您可以再次开发一个可在主机上运行的 VI，该主机将以编程方式执行该 VI。下面的 VI，执行线性输出 - 添加点，在主机上开发并运行。通过主机上的该VI，您可以多次调用该VI，而无需手动与FPGA上的VI连接，并且可以将该VI用作其他VI中的子VI。

        分段线性波形是由线性波形组合构成的波形。整个波形不是线性的，但各个部分包括线性波形。您可以使用前面几节中描述的方法来输出分段线性函数。您可以轻松创建一个通过各个点描述波形的数组，并且可以使用“使用数组操作生成线性波形”部分中所述的数组输出VI输出该波形。但是，请记住，数组会消耗 FPGA 上的门，因此您不应创建超过 32 个元素的数组。因此，您可以使用阵列方法来输出波形，但请记住，输出点数是有限的。

        您可以组合使用“使用阵列运算生成线性波形”和“使用线性插值生成线性波形”部分中使用的 VI 来创建能够输出数千个点的波形发生器。我们已经描述了如何通过起点和终点定义线性波形，并通过线性插值确定这两点之间的点。您可以将此方法扩展到分段线性波形，因为您可以通过每个线性段的起点和终点定义分段线性波形。然后，您可以通过在线性段的起点和终点之间进行插值来确定每个段中的点。

        插值的位置可以通过许多不同的方式来确定。我们描述了一种利用 x（小数）值的二进制表示来确定插值位置的方法。我们可以利用该算法通过将其应用于每个线性段来输出重复的分段线性波形。该应用的一个示例可以在分段线性输出 - 添加点 VI 中看到，如图 所示，它输出连续波形。

        该VI包含两个子VI，计算X分数和计算索引，使其能够循环遍历每个线性段并在每个线性段的起点和终点之间输出点。计算 X 分数 VI 接受插值位置（当前 X 分数）和插值位置之间的距离（逐点增量）。计算 X 分数 VI 添加逐点增量，该增量是通过将 65535 移动n位来确定的。然后将此加法与 1 进行“或”运算，就像之前的算法一样。当我们输出单个线性波形时，当x（小数）值达到 65535 时，我们会输出终点 ( y1 ) 。但是，我们现在输出连续的分段线性波形，因此我们可以输出下一个波形的起点如果我们假设波形中没有不连续性，则分段。该值实际上应该与之前的y1位于相同的数组位置。因此，当我们到达插值位置 65535 时，我们只需将插值位置重置为 0，并将起点和终点加 1。计算 X 分数 VI 通过检查添加增量的结果是否等于 65535 来考虑此翻转。如果是，则它将下一个插值位置（下一个 X 分数）重置为 0，并通过翻转？返回 TRUE 值。终端，连接到计算索引VI。

计算 X 分数 VI

        计算索引VI使用计算X分数VI 的结果来确定插值的下一个起点和终点（低索引（输出）和高索引输出）。如果发生翻转（意味着最后一段中的所有点都已输出），则低索引和高索引将递增。但是，由于我们输出重复波形，因此必须将索引回滚到数组的开头。当每个传递数组中的最后一个元素时，通过将低索引和高索引重置为 0 来完成此翻转。此更改是通过将值与数组的大小进行比较来完成的。

        您可以轻松修改此示例，通过识别高索引何时位于波形点数组 中的最后一个点来输出波形一次。然后，您可以在输出该段中的最后一个点后将while 循环上的终止条件设置为TRUE 。请记住，您还可以使用 FPGA 上的存储器来存储分段线性波形中的点。如果波形中有许多线性段，可以轻松修改此示例以从内存中读取起点和终点。