从零开始设计CPU

CPU，中文全称为中央处理单元，简称处理器，是现代电子计算机的核心器件。如果你想了解一台计算机是如何构建并工作的，那么深入了解CPU的设计非常有用。不过，这个美好的愿望是否会遭遇“骨感”的现实呢？毕竟一谈及CPU，大家马上想到的是英特尔（Intel）、超微半导体（AMD）、苹果（Apple）、安谋（ARM）、高通（Qualcomm）这些国际知名公司生产的产品，进而认为CPU设计是一件遥不可及的事情，普通学习者要想掌握它简直就是天方夜谭。

那么CPU设计到底难不难呢？实话说，要做出具有世界一流水平的产品确实不容易。别看CPU个头不大，它却是一个复杂度极高的系统。设计CPU挑战的是一个团队进行复杂系统工程研发的能力。不过，从20世纪60年代第一款CPU问世至今，CPU设计所涉及的基本技术已经很成熟了。同时，自动化设计工具的水平也有了大幅度提升。普通学习者想在CPU设计领域初窥堂奥，不再是无法实现的梦想。

本书作者在给新入行的工程师进行培训以及给高校学生授课的过程中，得到的反馈却并不乐观。对于大多数新手来说，设计一个入门级的CPU还是很有难度的。结合我们在研发工作中的成长经历，以及在培训和教学过程中获得的反馈，我们认为最大的难点在于设计一个CPU需要综合掌握多方面的知识，而初学者往往在“综合”这个环节遇到了困难。毫不夸张地说，对于设计一个入门级CPU所需要的各方面知识，我们都能找出很多优秀的教材、讲义、论文、代码。如果仅仅把这些资料交给一个初学者，让他通过自学这些资料来设计CPU，那么能把CPU设计出来的只有少数“悟性高”的人。我们都知道，一个国家要想提高某项体育运动的水平，关键的因素是从事该项运动的人数足够多。同理，要想在信息技术的核心领域做到世界一流，没有一大批“懂行”的技术开发人员是很难实现的。面对当前急需芯片开发人才的形势，要想在短时间内培养出大量行业急需的高素质人才，仅仅指望学习者自身“悟性高”是行不通的，需要找到行之有效的学习和训练方法。

本书作者所在的龙芯团队自主研发CPU产品近20年，在CPU设计方面积累了丰富的实战经验。在本书中，我们将结合自身的研发实践，尽可能深入浅出地介绍如何从零开始一步步设计出一个入门级的CPU，以及在这个过程中应该掌握哪些知识、遵守哪些设计原则、规避哪些设计风险、使用哪些开发技巧。我们希望这些从工程实践中总结的经验能作为高校课程教学中知识讲授环节的有益补充，帮助更多初学者更快、更扎实地掌握CPU设计的知识，具备CPU设计能力。

本书的内容安排

本书分为三个部分。

第1～3章为第一部分，介绍业界进行CPU研发的过程以及硬件/云端平台、FPGA设计、Verilog等CPU设计中必要的基础知识。

第4～10章为第二部分。

在第二部分，我们从设计一个简单的单周期CPU开始，逐步引入流水线设计，添加指令，增加例外和中断的支持，并完成AXI总线接口、TLB MMU和高速缓存（Cache）的设计与实现，最终完成一个入门级CPU的设计。这样一个处理器核已经不再是用来玩“过家家”游戏的玩具，而是一个能够满足绝大多数实际的嵌入式应用场景需求、可以运行教学用的操作系统的真实产品。

第11章为第三部分，在这里，我们会对一些进阶设计内容给出建议，例如会介绍如何在第二部分完成的产品基础上添加少量的指令和功能，再在CPU上运行Linux内核。

各章的内容简要介绍如下。

第1章介绍CPU芯片产品的研发过程，使读者对CPU产品开发的全过程有初步的认识和了解，为后续各章的学习奠定基础。

第2章介绍硬件实验平台及FPGA设计流程，包括“龙芯CPU设计与体系结构教学实验系统”硬件实验平台的介绍，以及FPGA的一般设计流程和基于Vivado工具的FPGA设计流程。

第3章介绍数字逻辑电路设计。这一章会结合CPU的实际设计开发工作，对如何使用Verilog代码进行数字逻辑电路设计给出建议，并给出CPU设计中常用的数字逻辑电路的可综合Verilog描述。此外，这一章还会介绍数字逻辑电路功能仿真中常见的错误及其调试方法。对于缺少电路仿真调试经验的初学者来说，这部分内容具有很好的指导作用。

第4章介绍简单流水线CPU设计。这一章将从一个支持19条指令的单周期CPU设计开始，先讨论如何将其改造成不考虑相关冲突的流水线，然后考虑用阻塞解决相关冲突，最后引入数据前递设计。在介绍设计方法的同时，这一章还对书中所采用的实验开发环境进行介绍，并讲解相关的仿真调试技术。

第5章介绍如何在流水线CPU中添加运算类指令。主要内容包括如何在第4章完成的简单流水线CPU基础之上添加算术逻辑运算类指令、乘除法运算类指令，以及乘除法配套的数据搬运指令。

第6章介绍如何在流水线CPU中添加转移指令和访存指令。主要内容包括如何在第5章完成的CPU基础之上添加条件分支、间接跳转和Link类转移三类转移指令，以及添加对齐与非对齐访存指令。

第7章介绍例外和中断。这一章首先对例外和中断的基本概念，以及MIPS指令系统中的例外和中断的定义进行简要的梳理，然后介绍如何在第6章完成的CPU基础之上添加对于例外和中断的支持。CPU有了这两部分的支持之后，就可以运行一些简单的嵌入式操作系统了。

第8章介绍AXI总线接口设计。这一章首先对完成CPU设计所需要的AXI总线协议的相关内容加以回顾，然后通过实现类SRAM总线接口、实现类SRAM-AXI转接桥、集成类SRAM-AXI转接桥三个阶段性任务来完成CPU中AXI总线接口的添加。

第9章介绍TLB MMU的设计。这一章首先对TLB相关的知识点进行梳理，然后通过TLB模块的设计实现、TLB相关CP0寄存器与指令的实现、将TLB模块集成到流水线中完成虚实地址转换功能并支持TLB例外这三个阶段性任务来完成整个TLB MMU的设计。

第10章介绍高速缓存（Cache）设计。这一章只介绍最简单的Cache设计，其设计任务同样被分解成Cache模块设计、Cache模块集成、CACHE指令支持三个循序渐进的阶段性任务。

第11章就一些进阶设计问题给出我们的建议，主要涉及启动内核需要补充哪些设计、如何进一步提升主频、如何进行超标量设计、如何设计动态调度机制、如何设计转移预测器、如何优化访存性能、如何设计动态调度机制以及如何添加多核支持。

本书的附录分别对本书案例相关的开发板、Vivado的安装与进阶使用、MIPS指令系统规范、在线调试等内容进行了补充介绍。

可以看到，本书主体内容是围绕着一系列进阶任务展开的。在第二部分的每一章中，都会给出有针对性的任务，同时给出与之对应的知识点与设计建议。完成本书各章“任务与实践”部分所需资源可登录华章网站（www.hzbook.com）下载。我们希望读者在时间和精力允许的情况下，先尝试根据自己的想法完成设计任务，有了自己的深入思考和亲身实践后，再来看书中给出的讲解，相信会有不一样的体会，正所谓“不愤不启，不悱不发”。之所以推荐这种比较“虐”自己的学习方式，源于作者在长期的研发工作中得到的一个感悟：好的工程师是bug“喂”出来的。对于CPU设计与开发这种工程性、实践性极强的工作来说，眼观千遍不如手过一遍。前辈们千叮咛、万嘱咐不要犯的错，非要自己错过一次才能刻骨铭心；教科书上、论文中已经写得清清楚楚的设计思路，只有自己在设计的路上碰壁无数次之后才会有如获至宝的欣喜。要想真正进入CPU设计的大门，仅仅靠坐在图书馆里看书几十个小时是远远不够的，它需要走路、吃饭甚至是睡觉的时候都在思考如何设计的那种“为伊消得人憔悴”，更需要通宵达旦调试的那份执着与坚持。

直播预告：

4月29日晚20:00—21:00本书作者龙芯中科技术股份有限公司首席工程师汪文祥老师讲解《CPU设计实战》，带你从零开始设计自己的CPU，并与北京航空航天大学教授高小鹏老师深度对话CPU的未来与发展，敬请关注~