FPGA硬件学习基础知识点总结（1）锁存器与触发器
总结一下数电，FPGA的一些基础知识，涉及到硬件电路的设计。主要是记录自己的学习过程。
锁存器与触发器
锁存器（latch）：锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。
（简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATAin，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程）。
不要锁存器的原因
1、锁存器容易产生毛刺
2、在FPGA的资源中，大部分器件没有锁存器这个东西，所以需要用一个逻辑门和ff来组成锁存器，这样就浪费了资源。
锁存器的优点
1、面积小
2、要比先入先出FIFO快，常用于地址锁存与CPU设计，所以CPU的逻辑速度要比外部IO器件快很多。
3、锁存器完成一个功能所需的门较触发器更少，所以多用于Asic。
规避方法
采用时钟延采样能够有效规避。
