EDA（以 FPGA/CPLD 设计为例）流程步骤

1.设计输入
2.全程编译
3.仿真验证
4.编程下载
5.硬件测试

设计输入

原理图/HDL文本编辑或其他输入方式把电路系统输入到EDA平台中。

综合编译

EDA综合器把设计输入描述的电路系统从高层级转换为低层级的电路网表，直至物理实现。

全程编译

是综合器把设计输入描述的电路系统从高层级转换为低层级的电路网表，直至转化为物理实现的过程。其包括的综合层次包括：行为综合，逻辑综合，结构综合（或物理综合）。

仿真验证

对设计结果进行验证，通过预设、编辑特定的输入信号，对照仿真输出的结果，验证系统设计的正确性。

编程下载

EDA下载器把适配（结构综合）后生成的编程或配置文件，通过编程器或编程电缆向FPGA或CPLD下载。

硬件测试

将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。

仿真验证和硬件测试验证电路功能方式的区别

两者验证电路功能所采用的方式一个是通过计算机仿真，另一个是通过从硬件中采集信号，是不一样的。