xilinx fpga ddr mig axi

硬件

参考：
https://zhuanlan.zhihu.com/p/97491454
https://blog.csdn.net/qq_22222449/article/details/106492469
https://zhuanlan.zhihu.com/p/26327347
https://zhuanlan.zhihu.com/p/582524766
包括野火、正点原子的资料

一片内存是 1Gbit 128MByte 16bit DDR3，也就是下图里的 64Meg x 16，mig 里要选 …64M16…，这个关系到地址线的个数，下图中同容量不同位宽的内存芯片的 ‘… addressing’ 部分是有不同的，有的少有的多。在硬件上只要连 A0-A12 就行了，除非是要兼容更大的内存

行地址（row addr）总线为 A0-A12，行地址位宽为 13 位 ， 行地址数为 8192(213)(8K) 行，列地址（column addr）为 A0-A9，位宽为 10 位 ， 列地址数为1024(210)(1K)列，单个 Bank 中包含的存储单元个数为行地址数(8192)与列地址数(1024)相乘，8K×1K=8M(8Meg)；“16”表示数据位宽，即每个存储单元存储数据的 bit 数；8Meg 与 16 相乘表示单个 Bank 中可存储的 Bit 数；“8 banks”表示一片 SDRAM 中包含的 Bank 个数，此 DDR3 SDRAM 芯片包含 8 个 Bank；由此可得 DDR3 SDRAM 芯片的存储容量为：1024MBit (8Meg×16×8 banks)

如果是 256MByte 16bit 位宽的内存，banks 同样为 8 的话，那就是 16Meg(地址数) x 16bit x 8 banks，Row addr 就有 14 位，那么 mig 里就选 …128M16…
在这里插入图片描述假设 mig ip 里的 Memory Part 选择 MT41J128M16XX-125，结尾数字里的意思：
Data Rate 是传输频率，电脑上的 DDR3 1866 就是这个意思
-125 所支持的最小时钟周期 tCK = 1.25ns，对应芯片支持的最大 IO 时钟频率为 800MHz，数据传输频率就是 1600MHz。传输频率 x 位宽 = 传输速率，MT41J128M16XX-125 的位宽是 16bit，最大传输速率就是 1600MHz x 16bit(2Byte) = 3200MB = 3.125GiB
在这里插入图片描述
在这里插入图片描述

下图是各频率之间的关系，100MHz 核心频率 = 400MHz IO 频率 = 800MHz 传输频率。mig ip 传输 400MHz IO 频率给 ddr3，ddr3 内部获得 100MHz 的核心频率
在这里插入图片描述

MIG ip 配置

下图：
勾选了 AXI
在这里插入图片描述在这里插入图片描述
下图：
Clock Period：400MHz，是给 DDR3 的 IO 时钟，一片内存的传输速率就是 800MHz * 16bit(2Byte) = 1600MB = 1.5625GiByte，两片就是 3200MB = 3.125GiByte
PHY to Controller Clock Ratio：mig ip 反给用户的时钟，因为之前勾选了 axi，也就是 axi 给用户用的时钟，Clock Period 除以 4，所以 axi 的时钟是 100MHz
Data Width：两片内存就是 32bit
Number of Bank Machines： 不是 banks 数，是一种 bank 控制策略，保持默认
在这里插入图片描述下图：
Data Width：AXI 的位宽，AXI 时钟(100MHz) x AXI 的位宽(32Byte) = 3200MByte，这样才可能跑满两片 ddr3 的速率
在这里插入图片描述

下图：
Input Clock Period：用户给 mig ip 的时钟，用 mmcm 传给 mig
在这里插入图片描述

下图：
Reference Clock：前一步 mig ip 的时钟输入选 200MHz 这里才能选 Use System Clock，这样 ip 实例化的时候就可以少一个 ref_clk 的接口
Internal Vref：
使用内部 Vref。Vref 是 FPGA 的 IO Bank 参考电压引脚，一般要外接参考电压，但是这里若传输速率小于等于 800MHz 就可以不用外接，转而使用内部 Vref，然后该 Vref 引脚就可以空出来给用户使用，这里 mig 需要两个 IO Bank，就能空出 4 个 Vref 引脚（不同的 Bank 的 Vref 引脚数不一样），然后就可以把这两个 Vref 连到 ddr 的地址线上。如果 ddr 的 IO 已经连了 Vref 就必选了，不然 IO Bank 没参考电压
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
下图：
先读取 .ucf，再校验

在这里插入图片描述
ddr3.ucf：

# clock, reset
NET "ddr3_ck_p[0]" LOC = "R3";
NET "ddr3_ck_n[0]" LOC = "R2";
NET "ddr3_reset_n" LOC = "W6";# global control
NET "ddr3_cs_n[0]" LOC = "AB3";
NET "ddr3_cke[0]"  LOC = "T5";
NET "ddr3_odt[0]"  LOC = "U5";
NET "ddr3_we_n"    LOC = "AA1";# address control
NET "ddr3_ba[0]" LOC = "AA3";
NET "ddr3_ba[1]" LOC = "Y3";
NET "ddr3_ba[2]" LOC = "Y4";
NET "ddr3_ras_n" LOC = "V4";
NET "ddr3_cas_n" LOC = "W4";# address
NET "ddr3_addr[0]"  LOC = "AA4";
NET "ddr3_addr[1]"  LOC = "AB2";
NET "ddr3_addr[2]"  LOC = "AA5";
NET "ddr3_addr[3]"  LOC = "AB5";
NET "ddr3_addr[4]"  LOC = "AB1";
NET "ddr3_addr[5]"  LOC = "U3";
NET "ddr3_addr[6]"  LOC = "W1";
NET "ddr3_addr[7]"  LOC = "T1";
NET "ddr3_addr[8]"  LOC = "V2";
NET "ddr3_addr[9]"  LOC = "U2";
NET "ddr3_addr[10]" LOC = "Y1";
NET "ddr3_addr[11]" LOC = "W2";
NET "ddr3_addr[12]" LOC = "Y2";
NET "ddr3_addr[13]" LOC = "U1";# data control
NET "ddr3_dqs_p[0]" LOC = "E1";
NET "ddr3_dqs_p[1]" LOC = "K2";
NET "ddr3_dqs_p[2]" LOC = "M1";
NET "ddr3_dqs_p[3]" LOC = "P5";
NET "ddr3_dqs_n[0]" LOC = "D1";
NET "ddr3_dqs_n[1]" LOC = "J2";
NET "ddr3_dqs_n[2]" LOC = "L1";
NET "ddr3_dqs_n[3]" LOC = "P4";NET "ddr3_dm[0]" LOC = "D2";
NET "ddr3_dm[1]" LOC = "G2";
NET "ddr3_dm[2]" LOC = "M2";
NET "ddr3_dm[3]" LOC = "M5";# data
NET "ddr3_dq[0]"  LOC = "C2";
NET "ddr3_dq[1]"  LOC = "G1";
NET "ddr3_dq[2]"  LOC = "A1";
NET "ddr3_dq[3]"  LOC = "F3";
NET "ddr3_dq[4]"  LOC = "B2";
NET "ddr3_dq[5]"  LOC = "F1";
NET "ddr3_dq[6]"  LOC = "B1";
NET "ddr3_dq[7]"  LOC = "E2";
NET "ddr3_dq[8]"  LOC = "H3";
NET "ddr3_dq[9]"  LOC = "G3";
NET "ddr3_dq[10]" LOC = "H2";
NET "ddr3_dq[11]" LOC = "H5";
NET "ddr3_dq[12]" LOC = "J1";
NET "ddr3_dq[13]" LOC = "J5";
NET "ddr3_dq[14]" LOC = "K1";
NET "ddr3_dq[15]" LOC = "H4";
NET "ddr3_dq[16]" LOC = "L4";
NET "ddr3_dq[17]" LOC = "M3";
NET "ddr3_dq[18]" LOC = "L3";
NET "ddr3_dq[19]" LOC = "J6";
NET "ddr3_dq[20]" LOC = "K3";
NET "ddr3_dq[21]" LOC = "K6";
NET "ddr3_dq[22]" LOC = "J4";
NET "ddr3_dq[23]" LOC = "L5";
NET "ddr3_dq[24]" LOC = "P1";
NET "ddr3_dq[25]" LOC = "N4";
NET "ddr3_dq[26]" LOC = "R1";
NET "ddr3_dq[27]" LOC = "N2";
NET "ddr3_dq[28]" LOC = "M6";
NET "ddr3_dq[29]" LOC = "N5";
NET "ddr3_dq[30]" LOC = "P6";
NET "ddr3_dq[31]" LOC = "P2";

在这里插入图片描述

代码

mig.v：

module mig (input clk,input rst_n,// ddr3output [13 : 0] ddr3_addr,    // output [13 : 0] ddr3_addroutput [ 2 : 0] ddr3_ba,      // output [ 2 : 0] ddr3_baoutput          ddr3_cas_n,   // output          ddr3_cas_noutput          ddr3_ck_n,    // output          ddr3_ck_noutput          ddr3_ck_p,    // output          ddr3_ck_poutput          ddr3_cke,     // output          ddr3_ckeoutput          ddr3_ras_n,   // output          ddr3_ras_noutput          ddr3_reset_n, // output          ddr3_reset_n output          ddr3_we_n,    // output          ddr3_we_ninout  [31 : 0] ddr3_dq,      // inout  [31 : 0] ddr3_dqinout  [ 3 : 0] ddr3_dqs_n,   // inout  [ 3 : 0] ddr3_dqs_ninout  [ 3 : 0] ddr3_dqs_p,   // inout  [ 3 : 0] ddr3_dqs_poutput [ 0 : 0] ddr3_cs_n,    // output [ 0 : 0] ddr3_cs_noutput [ 3 : 0] ddr3_dm,      // output [ 3 : 0] ddr3_dmoutput [ 0 : 0] ddr3_odt,     // output [ 0 : 0] ddr3_odt// user// axioutput ui_clk,          // output ui_clkoutput ui_clk_sync_rst, // output ui_clk_sync_rst// read addressinput [28 : 0] s_axi_araddr,  // input [28 : 0] s_axi_araddrinput [ 7 : 0] s_axi_arlen,   // input [ 7 : 0] s_axi_arleninput          s_axi_arvalid, // input          s_axi_arvalidoutput         s_axi_arready, // output         s_axi_arready// read dataoutput [255 : 0] s_axi_rdata, // output [255 : 0] s_axi_rdataoutput          s_axi_rlast,  // output           s_axi_rlastinput           s_axi_rready, // input            s_axi_rreadyoutput          s_axi_rvalid, // output           s_axi_rvalid// write addressinput [28 : 0] s_axi_awaddr,  // input [28 : 0] s_axi_awaddrinput [ 7 : 0] s_axi_awlen,   // input [ 7 : 0] s_axi_awleninput          s_axi_awvalid, // input          s_axi_awvalidoutput         s_axi_awready, // output         s_axi_awready// wirte datainput [255 : 0] s_axi_wdata, // input [255 : 0] s_axi_wdatainput [ 31 : 0] s_axi_wstrb, // input [ 31 : 0] s_axi_wstrbinput          s_axi_wlast,  // input           s_axi_wlastinput          s_axi_wvalid, // input           s_axi_wvalidoutput         s_axi_wready, // output          s_axi_wready// write responseoutput s_axi_bvalid, // output s_axi_bvalidinput  s_axi_bready  // input  s_axi_bready
);mig_7series_0 mig_7series_0_i (.sys_clk_i(clk),.sys_rst  (rst_n),// ddr3.ddr3_addr          (ddr3_addr),    // output [13 : 0] ddr3_addr.ddr3_ba            (ddr3_ba),      // output [ 2 : 0] ddr3_ba.ddr3_cas_n         (ddr3_cas_n),   // output          ddr3_cas_n.ddr3_ck_n          (ddr3_ck_n),    // output          ddr3_ck_n.ddr3_ck_p          (ddr3_ck_p),    // output          ddr3_ck_p.ddr3_cke           (ddr3_cke),     // output          ddr3_cke.ddr3_ras_n         (ddr3_ras_n),   // output          ddr3_ras_n.ddr3_reset_n       (ddr3_reset_n), // output          ddr3_reset_n.ddr3_we_n          (ddr3_we_n),    // output          ddr3_we_n.ddr3_dq            (ddr3_dq),      // inout  [31 : 0] ddr3_dq.ddr3_dqs_n         (ddr3_dqs_n),   // inout  [ 3 : 0] ddr3_dqs_n.ddr3_dqs_p         (ddr3_dqs_p),   // inout  [ 3 : 0] ddr3_dqs_p.init_calib_complete(),             // output          init_calib_complete.ddr3_cs_n          (ddr3_cs_n),    // output [ 0 : 0] ddr3_cs_n.ddr3_dm            (ddr3_dm),      // output [ 3 : 0] ddr3_dm.ddr3_odt           (ddr3_odt),     // output [ 0 : 0] ddr3_odt// user// axi.ui_clk         (ui_clk),          // output ui_clk.ui_clk_sync_rst(ui_clk_sync_rst), // output ui_clk_sync_rst.mmcm_locked    (),                // output mmcm_locked.aresetn        (rst_n),           // input  aresetn.app_sr_req     (0),               // input  app_sr_req.app_ref_req    (0),               // input  app_ref_req.app_zq_req     (0),               // input  app_zq_req.app_sr_active  (),                // output app_sr_active.app_ref_ack    (),                // output app_ref_ack.app_zq_ack     (),                // output app_zq_ack// read address.s_axi_arid   (0),             // input [ 0 : 0] s_axi_arid.s_axi_araddr (s_axi_araddr),  // input [28 : 0] s_axi_araddr.s_axi_arlen  (s_axi_arlen),   // input [ 7 : 0] s_axi_arlen.s_axi_arsize (5),             // input [ 2 : 0] s_axi_arsize.s_axi_arburst(1),             // input [ 1 : 0] s_axi_arburst.s_axi_arlock (0),             // input [ 0 : 0] s_axi_arlock.s_axi_arcache(0),             // input [ 3 : 0] s_axi_arcache.s_axi_arprot (0),             // input [ 2 : 0] s_axi_arprot.s_axi_arqos  (0),             // input [ 3 : 0] s_axi_arqos.s_axi_arvalid(s_axi_arvalid), // input          s_axi_arvalid.s_axi_arready(s_axi_arready), // output         s_axi_arready// read data.s_axi_rid   (),             // output [  0 : 0] s_axi_rid.s_axi_rdata (s_axi_rdata),  // output [255 : 0] s_axi_rdata.s_axi_rresp (),             // output [  1 : 0] s_axi_rresp.s_axi_rlast (s_axi_rlast),  // output           s_axi_rlast.s_axi_rvalid(s_axi_rvalid), // output           s_axi_rvalid.s_axi_rready(s_axi_rready), // input            s_axi_rready// write address.s_axi_awid   (0),             // input [ 0 : 0] s_axi_awid.s_axi_awaddr (s_axi_awaddr),  // input [28 : 0] s_axi_awaddr.s_axi_awlen  (s_axi_awlen),   // input [ 7 : 0] s_axi_awlen.s_axi_awsize (5),             // input [ 2 : 0] s_axi_awsize.s_axi_awburst(1),             // input [ 1 : 0] s_axi_awburst.s_axi_awlock (0),             // input [ 0 : 0] s_axi_awlock.s_axi_awcache(0),             // input [ 3 : 0] s_axi_awcache.s_axi_awprot (0),             // input [ 2 : 0] s_axi_awprot.s_axi_awqos  (0),             // input [ 3 : 0] s_axi_awqos.s_axi_awvalid(s_axi_awvalid), // input          s_axi_awvalid.s_axi_awready(s_axi_awready), // output         s_axi_awready// wirte data.s_axi_wdata (s_axi_wdata),  // input [255 : 0] s_axi_wdata.s_axi_wstrb (s_axi_wstrb),  // input [ 31 : 0] s_axi_wstrb.s_axi_wlast (s_axi_wlast),  // input           s_axi_wlast.s_axi_wvalid(s_axi_wvalid), // input           s_axi_wvalid.s_axi_wready(s_axi_wready), // output          s_axi_wready// write response.s_axi_bid   (),             // output [0 : 0] s_axi_bid.s_axi_bresp (),             // output [1 : 0] s_axi_bresp.s_axi_bvalid(s_axi_bvalid), // output         s_axi_bvalid.s_axi_bready(s_axi_bready)  // input          s_axi_bready
);endmodule

work：

module work (input clk,input rst_n,// ddr3output [13 : 0] ddr3_addr,output [ 2 : 0] ddr3_ba,output          ddr3_cas_n,output          ddr3_ck_n,output          ddr3_ck_p,output          ddr3_cke,output          ddr3_ras_n,output          ddr3_reset_n,output          ddr3_we_n,inout  [31 : 0] ddr3_dq,inout  [ 3 : 0] ddr3_dqs_n,inout  [ 3 : 0] ddr3_dqs_p,output [ 0 : 0] ddr3_cs_n,output [ 3 : 0] ddr3_dm,output [ 0 : 0] ddr3_odt
);// mig
wire mig_clk;wire mig_ui_clk;
wire mig_ui_clk_sync_rst;reg [28 : 0] mig_s_axi_araddr;
reg [ 7 : 0] mig_s_axi_arlen;
reg          mig_s_axi_arvalid;
wire         mig_s_axi_arready;wire [255 : 0] mig_s_axi_rdata;
wire           mig_s_axi_rlast;
wire           mig_s_axi_rvalid;reg [28 : 0] mig_s_axi_awaddr;
reg [ 7 : 0] mig_s_axi_awlen;
reg          mig_s_axi_awvalid;
wire         mig_s_axi_awready;reg [255 : 0] mig_s_axi_wdata;
reg [ 31 : 0] mig_s_axi_wstrb;
reg           mig_s_axi_wlast;
reg           mig_s_axi_wvalid;
wire          mig_s_axi_wready;wire mig_s_axi_bvalid;mig mig_i (.clk  (mig_clk),.rst_n(rst_n),// ddr3.ddr3_addr          (ddr3_addr),    // output [13 : 0] ddr3_addr.ddr3_ba            (ddr3_ba),      // output [ 2 : 0] ddr3_ba.ddr3_cas_n         (ddr3_cas_n),   // output          ddr3_cas_n.ddr3_ck_n          (ddr3_ck_n),    // output          ddr3_ck_n.ddr3_ck_p          (ddr3_ck_p),    // output          ddr3_ck_p.ddr3_cke           (ddr3_cke),     // output          ddr3_cke.ddr3_ras_n         (ddr3_ras_n),   // output          ddr3_ras_n.ddr3_reset_n       (ddr3_reset_n), // output          ddr3_reset_n.ddr3_we_n          (ddr3_we_n),    // output          ddr3_we_n.ddr3_dq            (ddr3_dq),      // inout  [31 : 0] ddr3_dq.ddr3_dqs_n         (ddr3_dqs_n),   // inout  [ 3 : 0] ddr3_dqs_n.ddr3_dqs_p         (ddr3_dqs_p),   // inout  [ 3 : 0] ddr3_dqs_p.ddr3_cs_n          (ddr3_cs_n),    // output [ 0 : 0] ddr3_cs_n.ddr3_dm            (ddr3_dm),      // output [ 3 : 0] ddr3_dm.ddr3_odt           (ddr3_odt),     // output [ 0 : 0] ddr3_odt// user// axi.ui_clk         (mig_ui_clk),          // output ui_clk.ui_clk_sync_rst(mig_ui_clk_sync_rst), // output ui_clk_sync_rst// read address.s_axi_araddr (mig_s_axi_araddr),  // input [28 : 0] s_axi_araddr.s_axi_arlen  (mig_s_axi_arlen),   // input [ 7 : 0] s_axi_arlen.s_axi_arvalid(mig_s_axi_arvalid), // input          s_axi_arvalid.s_axi_arready(mig_s_axi_arready), // output         s_axi_arready// read data.s_axi_rdata (mig_s_axi_rdata),  // output [255 : 0] s_axi_rdata.s_axi_rlast (mig_s_axi_rlast),  // output           s_axi_rlast.s_axi_rvalid(mig_s_axi_rvalid), // output           s_axi_rvalid.s_axi_rready(mig_s_axi_rvalid), // input            s_axi_rready// write address.s_axi_awaddr (mig_s_axi_awaddr),  // input [28 : 0] s_axi_awaddr.s_axi_awlen  (mig_s_axi_awlen),   // input [ 7 : 0] s_axi_awlen.s_axi_awvalid(mig_s_axi_awvalid), // input          s_axi_awvalid.s_axi_awready(mig_s_axi_awready), // output         s_axi_awready// wirte data.s_axi_wdata (mig_s_axi_wdata),  // input [255 : 0] s_axi_wdata.s_axi_wstrb (mig_s_axi_wstrb),  // input [ 31 : 0] s_axi_wstrb.s_axi_wlast (mig_s_axi_wlast),  // input           s_axi_wlast.s_axi_wvalid(mig_s_axi_wvalid), // input           s_axi_wvalid.s_axi_wready(mig_s_axi_wready), // output          s_axi_wready// write response.s_axi_bvalid(mig_s_axi_bvalid), // output s_axi_bvalid.s_axi_bready(mig_s_axi_bvalid)  // input  s_axi_bready
);// mig 读写测试
reg [255 : 0] wdata;reg [3 : 0] step;always @(posedge mig_ui_clk) begin                                        if(mig_ui_clk_sync_rst) beginmig_s_axi_araddr  <= 0;mig_s_axi_arlen   <= 0;mig_s_axi_arvalid <= 0;mig_s_axi_awaddr  <= 0;mig_s_axi_awlen   <= 0;mig_s_axi_awvalid <= 0;mig_s_axi_wdata  <= 0;mig_s_axi_wstrb  <= 0;mig_s_axi_wlast  <= 0;mig_s_axi_wvalid <= 0;wdata <= 0;step  <= 0;endelse begincase (step)0: begin// 准备写地址mig_s_axi_awaddr  <= 0;mig_s_axi_awlen   <= 1 - 1;mig_s_axi_awvalid <= 1; // 写地址有效wdata <= wdata + 1;step <= step + 1;end1: begin// 待地址写入成功if (mig_s_axi_awready) beginmig_s_axi_awvalid <= 0; // 写地址无效// 准备写数据mig_s_axi_wdata  <= wdata;mig_s_axi_wstrb  <= {256{1'b1}};mig_s_axi_wlast  <= 1;mig_s_axi_wvalid <= 1; // 写数据有效step <= step + 1;endend2: begin// 待数据写入成功// 只写了一次可以直接判断if (mig_s_axi_wready) beginmig_s_axi_wlast  <= 0;mig_s_axi_wvalid <= 0; // 写数据无效step <= step + 1;endend3: begin// 待写响应有效if (mig_s_axi_bvalid) beginstep <= step + 1;endend// 至此，写入成功4: begin// 准备读地址mig_s_axi_araddr  <= 0;mig_s_axi_arlen   <= 1 - 1;mig_s_axi_arvalid <= 1; // 读地址有效step <= step + 1;end5: begin// 待地址写入成功if (mig_s_axi_arready) beginmig_s_axi_arvalid <= 0; // 读地址无效step <= step + 1;endend6: begin// 待数据接收if (mig_s_axi_rvalid) beginstep <= 0;endendendcaseend
endclk_wiz_0 clk_wiz_0_i (.clk_in1(clk),   // input clk_in1.resetn (rst_n), // input reset// user.clk_out1(mig_clk), // output clk_out1 200M
);ila_0 ila_0_i (.clk(mig_ui_clk), // input wire clk.probe0(step),           // input wire [3:0]  probe0  .probe1(mig_s_axi_rdata) // input wire [255:0]  probe1
);endmodule

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.mzph.cn/news/135037.shtml

如若内容造成侵权/违法违规/事实不符，请联系多彩编程网进行投诉反馈email:809451989@qq.com，一经查实，立即删除！

相关文章

Chrome 插件开发 V3版本 跨域处理

Chrome 插件开发 V3版本 跨域处理

插件构成 chrome 插件通常由以下几部分组成&#xff1a; manifest.json&#xff1a;相当于插件的 meta 信息&#xff0c;包含插件的名称、版本号、图标、脚本文件名称等&#xff0c;这个文件是每个插件都必须提供的&#xff0c;其他几部分都是可选的。 background script&…
阅读更多...
探索经典算法：贪心、分治、动态规划等

探索经典算法：贪心、分治、动态规划等

1.贪心算法 贪心算法是一种常见的算法范式&#xff0c;通常在解决最优化问题中使用。 贪心算法是一种在每一步选择中都采取当前状态下最优决策的算法范式。其核心思想是选择每一步的最佳解决方案&#xff0c;以期望达到最终的全局最优解。这种算法特点在于只考虑局部最优解&am…
阅读更多...
Linux Vim批量注释和自定义注释

Linux Vim批量注释和自定义注释

使用 Vim 编辑 Shell 脚本&#xff0c;在进行调试时&#xff0c;需要进行多行的注释&#xff0c;每次都要先切换到输入模式&#xff0c;在行首输入注释符"#"再退回命令模式&#xff0c;非常麻烦。连续行的注释其实可以用替换命令来完成。 换句话说&#xff0c;在指定…
阅读更多...
0.专栏概述与几句闲话

0.专栏概述与几句闲话

引 还记得今年大年初一开始写《数据结构和算法》专栏的时候定了个小目标&#xff1a; 不知不觉间已经过去了十个月&#xff0c;我的第一个专栏也算是圆满收官了 。 这次PO一张成都熊猫基地的团子们&#xff0c;开启设计模式这个专栏吧。 目录与概述 犹记得一位身在广州的老…
阅读更多...
相机传感器

相机传感器

相机的传感器大小通常用英寸&#xff08;1英寸2.54厘米&#xff09;来表示。例如&#xff1a;全画幅相机的传感器大小为&#xff1a;36mm*24mm&#xff0c;称为 35mm全画幅。 几分之一英寸 所谓的 1/2.7&#xff0c;1/2.5等等&#xff0c;里面的分子1是一个标准&#xff0c;分…
阅读更多...
java动态代理技术

java动态代理技术

为什么需要动态代理技术 如果对象身上干的事太多可以通过代理技术转移部分功能对象有什么办法需要被代理&#xff0c;代理就必须要有一定的方法 怎么实现动态代理 创建对象 public class 对象名 implement 接口{private String name;public 对象名(String name){this.name na…
阅读更多...
c语言使用fdk_aac库对aac音频解码为pcm

c语言使用fdk_aac库对aac音频解码为pcm

//示例为adts的aac流数据&#xff08;adts数据可以每一包都可以独立解析不需要拼凑&#xff09; //解码数据的采样率同解码前的采样率&#xff0c;如果不满足需求&#xff0c;需要对数据进行重采样 #include <aacdecoder_lib.h>int m_fd -1; int m_fd2 -1;void aac2pc…
阅读更多...
PySpark 优雅的解决依赖包管理

PySpark 优雅的解决依赖包管理

背景 平台所有的Spark任务都是采用Spark on yarn cluster的模式进行任务提交的&#xff0c;driver和executor随机分配在集群的各个节点&#xff0c;pySpark 由于python语言的性质&#xff0c;所以pySpark项目的依赖注定不能像java/scala项目那样把依赖打进jar包中轻松解决问题…
阅读更多...
laravel自定义日志保存文件加上日期

laravel自定义日志保存文件加上日期

在config/logging.php文件中&#xff0c;找到channels数组&#xff0c;添加以下内容&#xff1a; payment > [driver > single,path > storage_path(logs/payment/.date(Y-m-d)..log),level > debug, ],在执行代码的方法里&#xff0c;加上以下代码&#xff1a; …
阅读更多...
LeetCode刷题--思路总结记录

LeetCode刷题--思路总结记录

23-11-08每日一题&#xff1a;2609.最长平衡子字符串 链接&#xff1a;2609.最长平衡子字符串 总体思路&#xff1a; 平衡字符串要求“字符串前半段的0和后半段的1个数相同” > 分别记录0和1的计数结果&#xff0c;并最终取二者的最小值2字符串必须0开头&#xff0c;1结束 …
阅读更多...
uniapp 请求接口的方式

uniapp 请求接口的方式

在UniApp中&#xff0c;我们可以使用多种方式来发送请求接口。以下是几种常用的方式&#xff1a; 1、使用unmireuest方法:uni.reuest是uniApp提供的原生AP&#xff0c;可以发送HTTP请&#xff0c;我们可以通过传递一个图对象来设置请求的参数&#xff0c;RL、请求方法GET/POST…
阅读更多...
刷题笔记day15-二叉树2

刷题笔记day15-二叉树2

层序遍历 /*** Definition for a binary tree node.* type TreeNode struct {* Val int* Left *TreeNode* Right *TreeNode* }*/import ("container/list" )func levelOrder(root *TreeNode) [][]int {// 思路1&#xff1a;此处肯定要使用队列result : …
阅读更多...
机器视觉在虚拟现实与增强现实中的作用

机器视觉在虚拟现实与增强现实中的作用

机器视觉在虚拟现实&#xff08;VR&#xff09;和增强现实&#xff08;AR&#xff09;中发挥着至关重要的作用。这些技术的核心是计算机视觉领域&#xff0c;重点是让计算机具有“看到”和理解周围世界的能力。 在虚拟现实中&#xff0c;计算机视觉用于创建和处理用户所见的虚…
阅读更多...
Linux实现简易shell

Linux实现简易shell

文章目录 &#x1f984;0. shell&#x1f42e;1. 交互及获取命令行&#x1f437;2. 解析命令行&#x1f42f;3. 执行命令行&#x1f405;3.1 普通命令&#x1f405;3.2 内建命令 &#x1f981;4. 主函数逻辑及演示 本章代码gitee仓库&#xff1a;简易shell &#x1f984;0. she…
阅读更多...
axios的介绍及配置多个服务器url

axios的介绍及配置多个服务器url

文章目录 1、常用的默认配置的是&#xff1a;baseURL、method、timeout2、axios配置多个服务器url3、配置api文件4、文件中使用 1、常用的默认配置的是&#xff1a;baseURL、method、timeout ① baseURL&#xff1a;设置url的基本结构&#xff08;请求根地址&#xff09;&…
阅读更多...
解决vuex刷新数据丢失

解决vuex刷新数据丢失

Vuex 是一个 Vue.js 的状态管理库&#xff0c;它使得你可以在 Vue 组件之间共享状态。当你在 Vuex 中更新状态时&#xff0c;如果你遇到数据丢失或数据不一致的问题&#xff0c;可能需要进行深度复制或者使用其他方式来确保数据的完整性。 假设你有一个 Vuex 存储&#xff0c;…
阅读更多...
昇腾CANN 7.0 黑科技：DVPP硬件加速训练数据预处理，友好解决Host CPU预处理瓶颈

昇腾CANN 7.0 黑科技：DVPP硬件加速训练数据预处理，友好解决Host CPU预处理瓶颈

在NPU/GPU上进行模型训练计算&#xff0c;为了充分使用计算资源&#xff0c;一般采用批量数据处理方式&#xff0c;因此一般情况下为提升整体吞吐率&#xff0c;batch值会设置的比较大&#xff0c;常见的batch数为256/512&#xff0c;这样一来&#xff0c;对数据预处理处理速度…
阅读更多...
Harbor私有仓库

Harbor私有仓库

Harbor私有仓库 文章目录 Harbor私有仓库Harbor简介&#xff1a;Harbor 提供了以下主要功能和特性&#xff1a;优缺点&#xff1a;环境说明&#xff1a;部署harbor1.永久关闭防火墙和seliux&#xff0c;配置阿里云源&#xff0c;添加映射关系2.安装docker&#xff0c;开启docke…
阅读更多...
手动修复 rabbitmq 报错 “Crash dump is being written to“

手动修复 rabbitmq 报错 “Crash dump is being written to“

rabbitmq 报错: 2023-11-07 16:38:52.682 [error] emulator Error in process <0.368.0> on node rabbitrabbitmq-0.rabbitmq-discovery.openstack.svc.cluster.local with exit value: {shutdown,[{mnesia_loader,handle_exit,2,[{file,"mnesia_loader.erl"}…
阅读更多...
spdk用户态块层详解

spdk用户态块层详解

先通过回顾内核态的通用块层来详细介绍SPDK通用块层&#xff0c;包括通用块层的架构、核心数据结构、数据流方面的考量等。最后描述基于通用块层之上的两个特性&#xff1a;一是逻辑卷的支持&#xff0c;基于通用块设备的Blobstore和各种逻辑卷的特性&#xff0c;精简配置&…
阅读更多...
最新文章

Copyright @ 2022~2023