概念介绍

  多个功能核心的集成可以通过片上系统（SOC）或封装中系统（SIP）设备的开发来实现。SOC器件将核心集成到单个集成电路中。SIP集成是将多个集成电路组合到单个封装中。核心数量 的增加可能导致必要的测试人员资源和/或测试时间的增加。这直接影响了与测试这些设备相关的成本。降低测试成本的传统方法是通过增加单次插入（并行或多站点测试）中被测设备的数量来提高并行性。并行测试（CCT）方法是通过在芯片级别并行执行多个核心和/或在封装级别并行执行多重芯片来定义的。目标是最大限度地利用ATE系统的并行资源。当这些被最大化时，ATE和测试单元的总吞吐量将被优化，从而导致最大可用吞吐量，从而优化成本1。如图1-CCT优化中的简化形式所示，有限并发的示例实现通过流执行将资源利用率从25%提高到50%，并将测试时间减少了50%。

尽管CCT实现的主要动机是通过优化核心测试的并行性来节省成本，但对测试的总体质量还有额外的好处。由于CCT激励多个被测核心的执行，它模拟了设备在其系统执行模式下的操作。因此，可以通过多个核心的并行执行来覆盖在顺序核心执行期间可能导致测试逃逸的故障。例如，无线SOC设备可以包括共享诸如电池输入的公共电源的多个核。按顺序测试每个内核可能不会获得足够的功率来对SOC的功率分布施加压力。如在CCT和系统执行模式中所做的那样，并行执行多个内核可能会对功率分布产生足够的压力，从而在一个或多个内核上引起电压下降。这可以以许多不同的方式表现出来，例如电压参考偏移、增加的失真或减少的FMAX。此外，必须注意识别并发执行中可能在系统执行模式中不会遇到的故障机制。例如，