PCB层叠结构设计

PCB层叠结构设计

层叠结构设计不合理完整性相关案例：在构成回流路径时，由于反焊盘的存在，使高速信号回流路径增长，造成信号回流路径阻抗不连续，对信号质量造成影响。

PCB层叠结构实物：由Core 和 Prepreg（半固态片，简称PP）组成。Core的两个表层都铺有铜箔，表层之间填充的是固态材料；PP在PCB中起填充作用，其材质是半固态的树脂材料。层叠结构的不同，Core和PP有多种厚度可供选择。

如何设计层叠结构：

层叠结构的设计的先决条件：单板总层数，包括信号层、电源层、地层的数目；单板厚度；单端信号和差分信号的目标阻抗；PCB的介电常数Er。

1. 1. 1. 单板层数的确定

根据单板尺寸、信号数目、电源种类等，以及EMC的要求估计单板的信号层、电源层、地层的数目，从而获得单板的总层数。实际操作步骤：首先进行布局设计，再根据PCB上关键器件的摆放位置，根据飞线显示，估计这些关键器件之间的信号线密度，对信号层的数目进行评估。在确定信号层的数目之后，根据电源的种类、信号层隔离的要求等，评估所需电源层、地层的数目。

1. 1. 1. 单板厚度

14层以内的单板厚度可以选择为1.6mm，16层以上的单板厚度需在2mm以上。

1. 1. 1. 目标阻抗

从信号完整性考虑，要求在信号传输路径上实现阻抗的匹配。从减小传输线损耗的角度考虑，一般取单端信号对地阻抗为50Ω，而差分对信号间阻抗为100Ω。

1. 1. 1. PCB材质的选择

（1）介电常数。介电常数是表征电磁场在特定材质中导通能力的参数，介电常数越大，则电磁场在该材质中导通的能力越强。应用中，一般采用相对介电常数Er。Er的定义是，材质介电常数与真空介电常数的比值。真空中Er=1，而常用的PCB材质FR4的Er取值一般在3.5～4.5之间，即，电磁场在FR4中的导通能力比真空强，这也是高速电路在工作时，电磁场仍主要集中在PCB内的原因。

在PCB设计中，所选材质Er的值，对信号完整性有很大的影响。Er越高，高频信号越容易通过，即高频的损耗越大。常见的FR4的Er参数取值在4.2～4.3，而在高速板的设计中，为减小高频损耗，往往取FR4的Er值为3.5~3.8。应用中需注意，Er的值随频率有略微的变化。

（2）材质正切值。材质正切值tanδ也称为材质损耗正切值，与Er相同，它也是一个与信号完整性相关的参数。tanδ等于流经材质的损耗能量与流经材质的无损能量的比值，tanδ值越大，则信号的损耗越大。

与Er不同，tanδ的值基本不随频率而变化。

在高速电路设计中，应尽量选择Er和tan&小的材质，当然，Er和tan&越小，PCB的成本也越高。

- 层叠结构与阻抗设计的流程

获得以上先决参数后，可以开始层叠结构的设计。目标是确定：

信号层、电源层、地层的排列顺序；
信号层、电源层、地层、以及填充层的厚度；
在信号层上，单端信号的线宽，差分对信号的线宽以及对内信号线的间距。

1. 1. 信号层、电源层、地层的排列案例分析

结构1的分析：

电源平面与地平面之间的紧密耦合，可理解为在两者之间寄生了大量的小电容，对降低电源平面与地平面之间的阻抗有极好的作用。
信号层3以完整的地层作为参考平面，因此信号完整性最好。
信号层2若以完整的电源层平面为参考，也能获得较好的信号完整性，但若电源层分块，不完整的参考平面会导致信号回流路径不通畅，对信号完整性存在一定影响。
信号层1、4与信号层2、3相邻，很容易受到相邻信号层的影响，因此完整性最差。

高速的关键信号线应走线在完整性最好的层，相对低速的非关键信号线应选择在不同于前者的层上，对阻抗控制要求不严的信号线，可选择在表层走线。

1. 1. 线宽与层厚

线宽与层厚是决定信号阻抗的两个关键因素。信号的阻抗可利用Polar Instruments公司开发的Polar SI6000或者嘉立创的阻抗计算神器等工具计算。

为获得特定的目标阻抗，信号线宽与信号所在层距离其相邻参考层的间距成正比，因此单板的厚度对线宽和层厚存在约束关系。

1. 1. 高速电路叠层设计实战示例
    1. 先决参数值的确定

在设计前，首先需确定四项先决参数。

单板层数：

根据布局以及关键器件之间的信号线密度确定需要8层信号层（确定信号层层数）；单板有六种电源，其中3.3V和2.5V分布很广，遍布整板，而其他四种电源只是在局部使用。所以3.3V和2.5V各单独使用一层，其他四种电源共同使用一层电源层；使用3层地层（确定电源层和地层）；

表层只用做BGA器件或贴片器件的信号线扇出，不用于长距离的走线（确定表层作用）。

综合上述，本单板共16层，其中信号层10层（包括两个表层），电源层3层，地层3层。

由16层确定单板厚度为2mm。根据原理图设计得到目标阻抗：单端信号为55土15Ω，差分信号为100±15Ω；PCB材质选择FR4板材，Er=4.2，tanδ=0.002。

1. 1. 1. 层叠结构和阻抗设计

在多层PCB压制成型的过程中，Core不易被压缩而PP则容易受到压缩而变形，因此相对PP，Core更适于相邻层的阻抗控制。在初步确定各层厚度后，再计算信号层走线的宽度。

（1）表层单端信号：在SI6000软件中选择Surface Micro strip(表面微带线)，参见图8.7，输入以下参数（除目标阻抗的单位是Ω外，其他参数的单位都是mil）：输入目标阻抗、介电常数、走线厚度、最近参考平面的距离。得到走线线宽。

表层信号处于FR4与空气这两种介质之间，空气的相对介电常数略大于1，而设计中选定的FR4的相对介电常数为4.2，即表层信号所处介质的相对介电常数介于1和4.2之间，表层的阻抗控制效果较差，对表层，只考虑单端信号而不考虑差分信号。

高速电路设计中，表层只用作为信号线从器件引脚的短距离扇出，通过过孔进入阻抗控制相对较好的内层，再继续走线。

（2）内层单端信号：

以信号层第三层为例，第三层附近有两个地层/电源层可供选择为参考层：第二层和第五层。由层叠结构图可知，与第二层相距更近，即第三层的信号将主要选择第二层以构建回流路径。

在计算第三层信号阻抗时，信号层与相邻最近参考层之间的距离，以及两参考层之间的距离是必需的参数。在Si6000软件中选择Offset Stripline（非对称带状线）。输入目标阻抗、介电常数、走线厚度、参考平台之间的距离，最近参考平面的距离。得到走线线宽。信号层与其主要的参考层最好位于同一个Core的两面，两层之间以固态材质而不是PP材质作为填充物。

（3）内层差分信号：

输入参数得到差分线的线宽线距。