2024年5月19日，雁栖青年论坛 RISC-V生态专题论坛。
站得高，才能看得远，学习前沿知识，用于今后职业发展的方向指导。

会议议程

专题二：RISC-V与先进计算

基于RISC-V的后量子密码芯片设计，刘冬生，华中科技大学

b站视频传送门：基于RISC-V的后量子密码芯片设计，刘冬生，华中科技大学 国家集成电路学院、国家集成电力产教融合创新平台

• 基于格的方案更具优势

• 三种安全等级对应不同维度

存算一体集成芯片，刘琦，复旦大学

b站视频传送门：存算一体集成芯片，刘琦，复旦大学芯片与系统前沿技术研究院 集成芯片与系统全国重点实验室

• 新原理存储器：电荷极化型——铁电存储器、自旋磁矩——自旋磁存储器、晶格结构变化的相变存储器、导电熔丝机制的阻变存储器

• 三明治结构（金属、介质、金属）

• 三种方式，终极目标是存内计算，主要为了解决神经网络-矩阵乘加运算

• 矩阵乘加是神经网络基本算子。模拟存算一体，利用：欧姆定律实现乘法（电压x电导=电流）+ 基尔霍夫定律实现加法（计算电流累加）→ 矩阵乘加，高能效、精度偏低。数字存算一体，定制化乘法器+数字加法器→高精度、高能效

• 阻变存储器（RRAM）性能更具优势

• RRAM耐久性不够，不适合系数频繁刷新。SRAM更适合频繁擦写，两者结合，实现更好的能效

• 优化矩阵乘、线性方程组求解通用算子

• Chiplet模式，

• 集成芯片结构，有希望用14nm工艺将性能接近于5nm芯片性能

• AI芯片的发展离不开：器件、架构、集成技术的创新
  

面向端侧大模型计算的RISC-V矩阵扩展架构，复旦大学，韩 军

b站视频传送门：面向端侧大模型计算的RISC-V矩阵扩展架构，复旦大学，集成芯片与系统全国重点实验室，韩 军

• Transformer Encoder核心是矩阵乘加运算、RISC-V向量扩展架构（平头哥向量处理器）

• 矩阵扩展指令集，更适合端侧大模型计算

• 发展AI电脑、智能移动设备，

• 算力越多越好、端侧的算力却通常较小，算力指标有最低要求
  把握新机遇弄潮新基建 平头哥发布1520计划

• RISC-V 矩阵扩展指令集，提供了更大操作数粒度。可设计二维矩阵乘，提升计算效率。支持更高并发度，一起64位访存，加大粒度实现连续访存，有效利用存储带宽。

• 核心架构：二维计算阵列（神经网络加速器都会有）、Matrix RISC-V（多维向量并行访问）、矩阵访存单元（支持连续、高带宽访存，以及访存请求的合并）

• 整合矩阵计算能力+通用计算，需要领域专用处理器接口（指令接口、L1访存接口、L2访存接口），DSA架构

• 接口优点：专用Core与通用Core——实现硬件解耦、专用Core共用软件栈且复用编译环境——实现软件统一，硬件加速与软件统一。

• 采用二级译码结构，将宏指令译码为微指令，再执行

• 三级流水线，访存、Matrix计算、CSR和寄存器堆可配置

• 超标量的思想，支持乱序执行。编译友好、L1L2访存、指令组合代替非线性操作单元

• DSA的通用处理器实现了可接入通用编译流程，
  平头哥RISC-V 工具链-HHB神经网络模型部署工具

• AI PC高算力要求的场景，采用多核多die并行；

• 移动端小算力需求场景，采用大小核方式

专题五：RISC-V与安全

处理器侧信道攻击 吕勇强 清华大学

b站视频传送门：Microarchitectural Side Channels处理器侧信道攻击 吕勇强 清华大学 副研究员

• 处理器漏洞：私密性、完整性、可用性

• 架构指程序员能看到的部分，微架构程序员看不见（为了完成架构的功能）

• 供电（从power状态进行远程密码破译）、

• 常见物理信道：物理、能量等，攻击者在信道上对受害者进行观测，能得出受害者在做什么。所以攻击侧对受害侧所做的行为有一定的白盒知识，才能更好的获取信息