1、产品概述
基于XC7Z100+ADRV9009的双收双发无线电射频板卡是基于Xilinx ZYNQ FPGA和ADI ADRV9009开发的专用功能板卡,用于5G小基站,无线图传,数据收发等领域。
2、板卡原理和功能
板卡使用XC7Z100 作为主处理器,包含Dual ARM Cortex-A9核处理器的嵌入式处理。PS端32bit 1GB容量DDR3存储、1路RS232接口、1路USB接口、1路10-100-1000网络接口,PS端32M QSPI flash存储、SD卡接口、8G eMMC存储;PL端64bit 2GB容量DDR3存储,PL端扩展HDMI输出实现视频显示应用,PL端扩展9路I/O,2路SPI_LVDS接口、2路RS232接口、4个LED指示灯。
PL端外扩ADRV9009芯片,ADRV9009是一款高集成度射频(RF)、捷变收发器,提供双通道发射器和接收器、集成式频率合成器以及数字信号处理功能。这款IC具备多样化的高性能和低功耗组合,具有2路输入,2路输出,两路观测输入配合FPGA工作满足3G、4G和5G宏蜂窝时分双工(TDD)基站应用要求。
板卡数字接口:
● PS 端32bit 1GB 容量 DDR3 存储
● PS端RS232接口
● PS端USB接口
● PS端1路 10-100-1000 Mbps Ethernet (RGMII) 网络接口
● PS端QSPI flash 存储
● PS端 SD卡,Emmc存储
● PL端64bit 2GB 容量DDR3 存储
● PL端扩展HDMI 输出实现视频显示应用
● PL端扩展9路 I/O、2路SPI_LVDS、2路RS232、4路LED指示灯
● PL端扩展1路10G SFP+光纤接口
板卡模拟接口:
● 双接收:RX1、RX2
● 双发送:TX1、TX2
● 双观测接收:ORX1、ORX2
● 外部本振接口:EXT_LO
● 外部时钟参考:REF_CLK_IN
板卡性能指标:
- | 项目 | 规格 | 备注 | ||
发送 | 1 | 频率 | 75~6000兆赫 | 频率>带宽/2 | |
2 | 带宽 | 大信号带宽:5~100MHz | 软件支持范围 | ||
- | |||||
合成带宽:10~200MHz | |||||
3 | 传输功率 | 7分贝 | 100~6000MHz,连续波 | ||
- | |||||
0 dB TX 衰减 | |||||
4 | EVM (EVM) | - | - | ||
5 | 衰减控制范围 | 32分贝 | - | ||
6 | 衰减阶跃 | 0.05分贝 | - | ||
7 | ACLR的 | - | - | ||
8 | 杂 散 | - | - | ||
9 | SSB抑制 | - | - | ||
10 | LO抑制 | - | - | ||
11 | DAC采样率(最大值) | 61.44兆赫/122.88兆赫/245.76兆赫 | 默认 VCXO 支持 | ||
- | |||||
接收 | 1 | 频率 | 75~6000兆赫 | 频率>带宽/2 | |
2 | 带宽 | 16 至 100 MHz | 软件支持范围 | ||
3 | 敏感性 | -93dBm@20MHz | 噪声系数 <3db | ||
4 | EVM (EVM) | <1.5% | @ -30dBm输入 | ||
5 | 增益控制 | AGC公司 | - | ||
MGC: | 范围:0~30dB | - | |||
步进:0.5dB | - | ||||
6 | 增益阶跃 | 0.5分贝 | - | ||
7 | Rx 别名频带抑制 | 80分贝 | 由于数字滤波器 | ||
8 | 噪声系数 | <3分贝 | 最大RX增益 | ||
9 | IIP3 (@ 典型 NF) | -25分贝 | - | ||
10 | ADC采样率(最大值) | 61.44兆赫/122.88兆赫 | 默认 VCXO 支持 | ||
11 | ADC宽带SFDR | 78分贝 | - | ||
- | |||||
其他 | 1 | 电压 | 3.3V&12V | - | |
2 | 开/关时间 | <6us | TDD 模型 | ||
3 | 双工模型 | TDD的 | - | ||
4 | 功耗 | <10W | - |
物理特性:
● 尺寸:110x162.4mm,带外壳尺寸180*125*48 ;
● 工作温度:工业级 -40°C~ +85°C。
● 工作电压+12V ±1V;整板功耗20W。
● 重量裸板0.3KG,带散热外壳0.8KG。
3、功能框图
4、软件系统
参考ADI的整体软件架构:
AD9009设备树及驱动 SPI访问,AD,DA访问
驱动文件: https://wiki.analog.com/resources/tools-software/linux-drivers/iio-transceiver/adrv9009
AD采集1.2G波形:
DA 输出设置1.2G及波形:
来源:太速科技
福利:FPGA开发过程中,经常需要绘制一些时序图和流程图,Visio作为一款可绘制流程图、平面图和三维图的强大软件。
公众号后台回复关键词【visio】可获取下载链接。