cadence笔记--画PMU6050原理图和封装

简介

本文主要介绍使用Cadence自己画一个PMU6050的原理图+PCB的实际用例，Cadence使用的是24.1版本。

原理图

首先获取PMU6050引脚参数，使用立创商城查询PMU6050型号，点击数据手册如下图所示：

如下图所示，左边是原理图，右边是PCB封装，我们点击立即打开

我们获取IO引脚信息并存入EXCLE，如下图所示：

打开Cadence原理图软件，如下图所示：

首先创建PMU原理图库，如下图所示：

然后在library处添加new part,如下图所示：

配置参数如下图所示：

设置封装名字，器件名字以及一些属性。主要定义如下

Name就设置成要设计的器件的名字；

Part Reference代表器件开头的字母，比如AD中插入的器件名字一般是U1,U2之类的

Parts per代表这个器件有几个部分，此处只有一个，使用过AD的同学可能会知道，一些器件其实可以分为PartA，PartB之类的好几个部分：

Package Type在Parts per大于1时候需要设置，其中区别如下：
Homogeneous:即表示各个部分的元器件相同，只需要画出其中一个part，其他part自动生成。
Heterogeneous:即表示各个部分的元器件不同，每一个PART都需要自己画出来。

Part Numbering表示不同部分的编号方式，Alphabetic代表不同部分用partA partB partC编号，Numeric代表不同部分用part1 part2 part3编号。

设置完之后生成一个空的原理图封装模块，如下图所示：

因为引脚较多，我们可以直接使用多个引脚同时配置，如下图所示：

单边引脚12个，配置参数如下：

同理右边也添加12个IO，设置如下：

需要注意的是这里increment for next pin设置的是-1，引脚倒序输出；

再添加一个PIN管脚做25PIN，设置完成后图形如下：

图形基本和立创的图形一致，这里还需要画上框图线，选中LINE，对原理图做框图封装，如下图所示：

最终形态如下图所示：

上面引脚参数信号默认是阿拉伯数字，前面我们通过立创商城拷贝下来的引脚定义拷贝到Cadence下，右击edit pin,如下图所示：

更改PIN的名称，最终图形如下图所示：

到这里PMU6050的原理图封装制作完毕，点击保存路径，如下图所示：

PCB制作

Cadence的PCB制作分两步，第一步画PCB的焊盘封装，第二部利用焊盘封装再画PCB的整体封装。

PCB焊盘

首先打开Padstack软件，如下图所示：

工程如下图所示：

通过查询PMU6050PCB焊盘属性，我们这里用到的是正方形焊盘和长方形贴片焊盘。单位更改成毫米。PMU封装内容如下：

焊盘主要设置三个参数，分别为begin layer顶层焊盘层、SOLDERMASK_TOP阻焊层和PASTEMASK_TOP钢网层（助焊层）。

正方形贴片焊盘设置参数如下：

长方形焊盘设置差不多，这里不再阐述，生成的焊盘保存到指定路径，供后面PCB封装使用。

PCB封装

制作PCB封装首先打开PCB Editor软件，如下图所示：

默认选中第一个编译器

然后file、new，选Package symbol(封装文件)创建工程，如下图所示：

PCB封装画图命令

这里先介绍一下几个简单的画PCB封装的命令：

x 0 y0：返回PCB图纸原点；

ix N：X轴画Nmm长的线；

Iy N: X轴画Nmm长的线；

接下来制作PCB图，首先设置图纸的尺寸，在setup选中Design parameters，设置如下：

设置PCB网格分辨率，setup选择grids，如下图所示：

接下来修改setup目录下user preferences里的paths路径，将padpath和psmpath路径修改为之前设计好的pad文件的路径，也就是我们画焊盘存储的路径。如下图所示：

设置更改完毕后接下来画图，在layout选中pins，如下图所示：

然后配置PIN的配置，如下图所示：

封装的名字前面我设置的为pmu6050,然后X轴为横向1个，Y轴为列项6个，每一个之间的间隙通过查询PMU6050得出是0.5mm(参考手册的e值)。设置完成后痴线左边图，6个引脚。接下来画7~12引脚，配置如下图所示：

紧接着后面的引脚也配置完成，这里不做阐述。四个引脚配完如下：

接下来对引脚做对齐工作，首先选中左右两列，左右两列的引脚中心点距离是4mm,我们这里画一个LINE长度为4mm的线令1引脚和18引脚连接。首先抓取1引脚焊盘中点画一个X轴4mm长的线，点击LINE，在1引脚右击抓取中心点，如下图所示：

左键后在COMMOND输入ix 4，即X轴画4mm长线，再右击Done,如下图所示：

然后右击18引脚，选中抓住18引脚的PIN,如下图所示：

再选中LINE的头，如下图所示：

这样会令18引脚的PIN中心和LINE的头连接上，如下图所示：

一样的上下连接后PCB图如下：

接下来将这两块引脚挪到原点位置，这里1引脚和13引脚PIN与PIN之间LINE连接，7引脚和19引脚PIN与PIN之间LINE连接，这里连接的LINE属性为Skillscreen_top层，如下图所示：

选中一个模块，做MOVE移动，对丝印层的LINE做抓中间点操作，如下图所示：

然后敲入命令x 0 y0,结果如下图所示：

模块以丝印层斜线中心点为坐标挪到PCB原点，接着挪动另一个模块，然后删除LINE，结果如下图所示：

删除辅助LINE线的时候可以只选中LINE的模式，设置如下：

删除LINE后的图形如下：

再将正方形的焊盘导入，直接设置到0点，调整一下TEXT的位置结果如下：

画丝印层，首先用assembly_top（装配层）画封装所占面积，使用COMMOND命令（ix iy命令）画一个4mm的正方形，如下图所示：

在此基础上画丝印层，之后再删除封装层，配置如下：

使用丝印层标注1引脚的位置画完结果如下：

接着画Place_Bound_Top层，首先选择frectangle（画矩形图形选择）如下图所示：

这个主要是检测两个元件是否叠加用的，一般把整个封装框选即可。同样在Options中选择Class为Package Geometry，Subclass为Place_Bound_Top，点击Shape Add Rect，画出矩形框住整个元件，右键选择Done，结果如下图所示：

最后一步添加元件标号，选择菜单栏Layout，选择Labels，选择RefDes，在Options中选择Subclass为Assembly_Top，直接再元件中心单击，输入REF。再选择Subclass为Silkscreen_Top，添加RefDes在元件上方即可，如果该步骤不做，网表导入到PCB时会提示出错，如下图所示：