wordpress添加主题不显示/重庆seo俱乐部

想到一个思路理解过程，记录一下：

就是我在别的地方，前一天的那些 Lib 都不在了，突然发现自己好像就在 Cadence 中画不了 PCB 了。这就引发了我思考在 Cadence 中如何进行绘制的一个整体的流程。

首先得有原理图，那么原理图的器件怎么来的呢？这就需要绘制元器件，需要自己带 OrCAD 中进行新建设计绘制好，然后保存到库中，这就是原理图中元器件的来源（虽然 Cadence 软件会自带一些基础的元器件），但是元器件画好了，就结束了吗？不是的，元器件放置到 PCB 板子中的时候需要封装，所以我们还需要有一个封装库，为每一个元器件到板子上的封装进行一个映射。那么怎么去绘制封装呢？封装的绘制就有两个步骤在 Cadence 中，首先你需要制作封装所需要的焊盘用于真实元器件的焊接，并且用于封装的绘制中，封装的绘制有两种，一直接自己按照数据手册一步一步绘制，二通用软件的向导绘制，这种情况下是因为我们要绘制的封装具有一般性，然后对一些特定的属性进行设置就可以快速完成封装的绘制了。当准备好了原理图，封装库，我们就可以在原理图中导出网络表，然后可以从原理图中直接跳转到 PCB 的布局了，最后就是 PCB 绘制的一些流程了。

上述只是一个简单的流程理解，可能不够全面，不太正确，希望后面能够不断完善。

类的介绍

以下是Cadence Allegro中常见Class的解析，以无标题形式呈现：

Manufacturing：与PCB制造流程相关，如钻孔图、装配图、尺寸标注等，用于生成Gerber文件和钻孔文件。
Etch：对应实际铜层（如TOP、BOTTOM、内层），管理走线、铜皮等电气连接。
Board Geometry：定义PCB边框（Outline）、尺寸标注、板厚等物理结构信息。
Package Geometry：管理封装物理结构，如焊盘、丝印（Silkscreen）、装配外框（Assembly）。
Pin：控制元件引脚的位置和电气属性。
Route Keepin/Route Keepout：限制布线区域，确保信号完整性或避开机械干涉。
Package Keepin/Package Keepout：定义元件允许或禁止放置的区域。
Via Class/Via Keepout：管理过孔类型（盲孔、埋孔）及禁止过孔区域。
Ref Des：显示元件位号（如R1、C2），通常与丝印层关联。
Component Value：标注元件参数值（如10kΩ电阻、100nF电容）。
Device Type：分类元件类型（电阻、电容、IC），便于BOM管理。
Anti Etch：定义阻焊层（Solder Mask），保护铜层不被蚀刻。
Surface Finishes：设置表面处理工艺（沉金、喷锡、OSP）。
Rigid Flex：管理刚柔结合板的柔性区域与刚性区域过渡。
Dr. Error Class：检查钻孔错误（孔间距冲突、孔径不符）。
Constraint Region：定义区域专属规则（高速信号间距、长度匹配）。
User Part Number：自定义元件编号，用于项目管理。
Tolerance：标注尺寸或电气参数的公差范围。
Analysis：信号完整性（SI）、电源完整性（PI）分析相关设置。
Drawing Format：管理图纸标题栏、边框模板等格式内容。
Cavity：定义PCB挖空区域（如散热槽或机械嵌入区域）。

使用建议：通过分类管理元素（如将丝印归入Package Geometry/Silkscreen），可简化设计界面；制造前需检查Manufacturing类内容是否完整，避免漏生成关键文件；约束类（Keepin/Keepout）需结合设计规则提前规划。若需进一步了解特定类的详细操作，可结合实际设计步骤验证。

走线

当然走线的话可以自己去设置快捷键，这样的话操作起来就方便一点。

群组走线

只需要选择走线以后，然后框选多个要一起走线的器件，就可以群组走线了。在走线期间，可以通过右键鼠标来进行功能的选择等。

清除飞线显示飞线

赋予网络特定颜色

点击 Display，选择 Assign Colors
然后在 Find 选项框中只选择 Nets
然后在 Option 选项中选择颜色即可

批量更改线宽

选择 Edit -> change
在 Find 中选择 Clines（这里不选择网络是因为，有时候只想修改某个区域的线而已，如果要修改某个网络的线宽，可以在 Find 中选择 Nets,然后选择相应的网路）
框选要改变的线
修改线宽

成功改变线宽

批量改变走线层

其实这个和上面改变线宽差不多，只不过理解一下 change 这个命令。

下面的是 change 的 options 选项框，如果你对其中的某一个进行勾选那么就会对选中的对象进行某一项的更改

new subclass 就会改变走线层
line width 改变线宽
text block 改变文字的粗细
text name 改变文字
Text just 文字对齐

Slide 命令推动走线

设置过孔间距

在进行多条线进行布线的时候，如何设置两条线之间的过孔间距？

如图中，就是布线时，右键即可，选择 via pattern 选择 spacing 就可以设计间隙了。

不同间隙

蛇形走线

有时候，在进行走线的时候，可能要求线的长度一致，这个时候就会出现蛇形走线，来快速帮助实现等长。

Trombone

Sawtooth

设置显示走线长度

复制走线

利用 edit -> copy 进行复制，然后框选要复制的对应，进行复制即可，粘贴时所有都不要勾选

进行 AICC 功能

把走线变成弧形走线，如果信号速率特别高的时候要进行这样。

进行铺铜

铺铜参数

在 Cadence Allegro PCB 设计中，动态铺铜（Dynamic Shape）和静态铺铜（Static Shape）的区别主要体现在自动更新能力、设计灵活性和应用场景上。以下是详细对比：

动态铺铜（Dynamic Shape）

自动避让与更新
- 动态铺铜会根据设计规则（如间距、走线、过孔、元件等）实时自动调整形状，避开障碍物，确保符合电气和制造约束。
- 例如：当新增一条走线或移动元件时，动态铜皮会立即重新生成避让。
设计灵活性
- 适用于需要频繁修改的复杂设计（如高速信号、多层板），减少手动调整工作量。
- 支持与设计规则（Constraint Manager）深度绑定，确保铜皮始终满足信号完整性（SI）和电源完整性（PI）要求。
操作特点
- 必须通过 Shape > Dynamic 创建。
- 更新方式：手动触发（右键选择 Update Shape）或自动更新（设置参数后自动响应变化）。
典型应用
- 电源/地平面（Power/Ground Planes）。
- 高速信号参考平面（如 DDR、PCIe）。
- 需要避让密集区域的铜层（如 BGA 下方）。

静态铺铜（Static Shape）

固定形状与手动更新
- 静态铺铜的边界和避让不会自动调整，需手动修改或重新生成。
- 例如：若在静态铜皮区域新增走线，必须手动删除旧铜皮并重新绘制。
设计控制性
- 适用于需要精确控制铜皮形状的场景（如特殊散热区域、异形板边）。
- 不受设计规则影响，适合对避让要求不严格的区域。
操作特点
- 通过 Shape > Static 创建。
- 更新方式：必须手动删除并重新绘制。
典型应用
- 固定散热片或屏蔽罩覆盖区域。
- 特殊工艺要求的铜皮（如局部厚铜、异形开槽）。
- 早期设计阶段的简单铜层规划。

关键区别总结

特性	动态铺铜	静态铺铜
自动更新	支持（实时或手动触发）	不支持，需手动重绘
避让规则	强制遵循设计规则	不自动避让，需人工干预
设计复杂度	适合高频修改的复杂设计	适合简单或固定形状的设计
性能影响	可能占用较多计算资源（频繁更新）	计算资源占用低
适用场景	电源平面、高速参考平面	特殊散热、异形区域

选择建议

优先使用动态铺铜：在多层板、高速设计或需要频繁迭代的项目中，动态铜皮能显著提升效率。
静态铺铜的补充作用：仅在对形状有严格需求或设计稳定时使用，避免因手动更新引入错误。

实际设计中，可通过 Tools > Database Check 或 Shape > Global Dynamic Shape Parameters 优化动态铺铜的更新策略。

铜皮的一些操作列表

需要时自己再进行搜索：

更改铜皮网络：主要是可以直接修改铜皮网络，不用重新绘制，在 shape 选项中，选择 select shape or void / 然后选择 shape，右键，align net 就好了。
合并铜皮，在 shape 里面的 merge shapes ，注意属性要一致。
镂空铜皮，shape 中的 manual void 就是镂空了
编辑铜皮轮廓，shape 中的 Edit Boundary
设置铜皮十字花连接，
通过 shape 中的 change shape Type 可以更改铜皮的形态，动静态切换
电源层铜皮分割
铜皮层间复制
删除孤铜
铜皮换成，其实就是 change 命令
设置网格铜皮
外扩或内缩铜皮，先不用其他操作，直接框选到，选择铜皮以后右键鼠标，就可以 expand 等了
设置铜皮优先级，用 shape 中的 select shape 选中 shape 以后，右键鼠标，进行优先级设置。
显示和隐藏铜皮，

设置文本参数

setup->Design Parameters -> Text 设置文本参数

批量更改文本位号大小

主要就是 Edit -> change 操作，注意在 Find 中只选择 Text，然后就可以框选要批量修改的了

调整位号

比较宽松，直接使用 move 进行调整
比较拥挤，画丝印即可

添加文本丝印

add -> Text -> 在 options 中选择 Board Geometry -> 选择丝印层 就可以了

添加和删除尺寸标注

快速添加和删除泪滴

取消高亮所有对象

更改钻孔符号和生成钻孔表

输出低版本 Cadence 文件

设置 Gerber ？？？

Gerber文件是PCB（印制电路板）设计中的一种标准文件格式，用于将设计数据传递给制造商以生产电路板。它通过分层描述电路板的每一部分结构（如铜层、丝印层、阻焊层、钻孔信息等），确保制造设备能准确还原设计细节。以下是关键点：

核心作用
- 分层描述：每个Gerber文件对应PCB的一层（如顶层走线、底层走线、阻焊层、丝印层）。
- 光刻指令：文件包含图形坐标、形状（线段、圆弧、焊盘）和光刻机控制指令，用于生成实际电路图案。
文件格式
- 扩展名：通常为.gbr或.gbx。
- 标准版本：
  - RS-274D：旧版，需额外钻孔文件（如Excellon格式）。
  - RS-274X（Extended Gerber）：主流版本，支持嵌入孔径定义和复杂图形。
主要内容
- 铜层走线：定义导电层的线路和铜皮。
- 阻焊层：标识需要覆盖绿油（防焊）的区域。
- 丝印层：包含元件位号、标识符号等印刷信息。
- 钻孔数据：需配合钻孔文件（Excellon格式）描述孔的位置和尺寸。
生成流程
- 在设计软件（如Cadence Allegro）中导出Gerber文件，通常需配置每层的输出参数（如单位、精度、镜像）。
- 制造商根据Gerber文件制作光绘底片，用于蚀刻、钻孔、丝印等工序。
优势与必要性
- 标准化：跨软件、跨设备兼容，避免设计工具私有格式的局限性。
- 准确性：减少人为解释错误，确保制造结果与设计一致。