基础篇--显示驱动方案输出接口介绍

    写在前面：首先申明，这篇文章是写给那些初入显示器软件行业的入门者，或是对显示器没有基本知识的小白人员。如您是行业大咖大神，可以绕行，可看后期进阶文章。

   上篇介绍了输入接口及相关通道，这篇接着介绍显示方案输出接口的相关知识。这部分内容稍偏硬件，但是这部分所讲的是一个软件开发人员必备的知识，也是绕不过的一道坎。

  显示器方案芯片的输出接口在日常工作和生活中几乎很难看到(MST DP TX除外)。一般能看到的是显示屏（Panel），机壳和外露的接口。

  实际上，在机壳内部，Panel是通过线材（cable）与显示方案芯片(Scaler)的接口连接起来的。

  显示器的显示屏接口类型有很多，例如TTL，RSDS，MIPI，LVDS，eDP，V-BY-ONE……, 因各种类型的接口带宽（每秒传输的数据量）不一样，方案价格不一样，这就导致项目开案选scaler方案时要选择合适的方案搭配panel进行产品设计，以便设计出适合于应用场合且性价比高的产品。

  10.1寸及以下小尺寸多以TTL /MIPI接口为主，因屏幕尺寸小，一般不用于显示器产品；RSDS目前属于已淘汰的接口。目前显示器行业，显示驱动方案输出以eDP，V-BY-ONE和LVDS接口为主。作为显示器设计开发者，对这当前主流这几类接口类型，接口连接方式及软件配置必须要了解清楚。

eDP 接口

  eDP 是基于DP架构和协议的一种内部数字传输接口，是目前显示器屏幕的主流接口，也是所见过最秀气的接口（指接口尺寸小，厚度薄，pin间距小）。最重要的指标优势是带宽，eDP 1.4a 单通道HBR3 可达8.1Gbps，而LVDS 采用8对差分线也仅为7.56Gbps。很明显，eDP数据传输能力及成本明显占优。

  eDP 显示屏接口有1lane/2lanes/4lanes/8lanes/16lanes之分，传输能力有1.6Gbps/2.7Gbps/5.4Gbps/8.1Gpbs之分。这些知识如果不清楚，可以问度娘。
  下图是某项目显示驱动芯片eDP 接口原理图。

  与软件相关的配置部分，软件编程需要注意：
（1）关于lane的数量，需要查看屏规格书来确认，例如，下面这款屏是用2lanes eDP 传输data。

 （2） 关于Lane的P/N极性和顺序，需要结合显示芯片pin定义，显示芯片接口到eDP 屏接口connector和eDP cable来综合确认。
           简单来说，就是要看显示器驱动芯片的eDP lane与panel 接口的lane的对应关系，包括顺序和极性，然后在代码里做设定（需要有一点硬件基础知识)。
（3） 关于Aux channel，需要确认显示驱动方案是否支持P/N 交换。
（4） 关于带宽的设定，需要查看panel 规格书，确认每对lane的带宽为多少，再结合代码里的定义，设定正确的带宽。
（5） 关于HPD 信号，对于显示驱动芯片来说，按协议要求，HPD是必须的。 eDP 屏接口的HPD信号是eDP屏充当sink角色发出来的，显示器方案芯片程序通过侦测这个pin的状态变化（通常为L->H，H大于2.4V）来通知source(显示器芯片)与sink（屏）在aux channel 沟通。
           但有时这个中断信号sink不会发出，因为屏的某种原因导致HPD 不会有状态变化或是High的电平不够，此时需要软件开发人员灵活变通，让程序在没有正确识别这个状态变化时也能往下跑，不至于卡在这里等屏厂解决问题(屏供应商通常也不会去解决)。

 V-BY-ONE 接口

  V-BY-ONE 是日本赛恩电子公司(THine Electornics)开发的适用于显示器的信号传输接口标准。

  V-BY-ONE接口最高传输速率是3.75Gbps/lane；通过8lans即可实现4K@60Hz信号传输，如果采用16lanes,可工作在4K@120Hz或8K@60Hz。

  这里简单理解下4K @60Hz信号的带宽计算，不至于拿到一份屏规格书而显示器驱动方案带宽不支持还傻傻地在那里配置软件却怎么也点不亮屏。

  先看下公式：

  BW=Htotal*Vtotal*Freq*bit*3*10/8

  4K分辨率是3840*2160，计算数据量时Htotal =4400，Vtotal=2250，每个dot由R,G,B三个pixel组成(R、G、B)，所以乘以3;刷新率是60Hz;比特按8bit计算;信道编码是8B/10B，代入数据后，总数据量=4400*2200*60*8*3*10/8=17820000000bit/s=17.82Gbps

  当采用8lanes的V-BY-ONE时，每lane的带宽=总数据量/lane数量=17.82/8=2.2275Gbps<3.75Gbps所以如果传输4K60的信号，8lanes 就够用。

  下图是某项目显示驱动芯片VBO 接口原理图。
    

   在代码的设定上，与eDP 一样，会有lane的数量，极性和HPD/LOCK等设定。
   不一样的地方是，eDP 可以通过mapping的方式来定义每对lane和每对lane的P/N使之与panel 的lane顺序和极性对齐，即使不是按一对一的顺序做的eDP cable,也可以通过代码设定达到一对一连接的目的。
   但VBO需要按组配置，lane的顺序要么是倒序，要么是顺序，且该组内的每对lane的P/N极性必须一致。

LVDS接口

  LVDS（Low Voltage Differential Signaling）最早是由美国国家半导体公司（National Semiconductor）提出的一种高速信号传输电平，是一种低振幅差分信号技术。它的幅度非常低（约350mV），通过一对差分线或平衡电缆传输数据。具有低噪声，低功耗的特点。

  LVDS 接口是过去十多年中显示器里panel的主流接口。下图是某项目显示驱动芯片 LVDS接口原理图。

   LVDS 接口与代码相关的主要参数涉及到线序，极性，通道数量和色深这几部分。
   （1）关于线序，原理与前面讲的VBO一样，需要根据显示驱动芯片LVDS输出pin与panel接口之间的线序关系进行正确设定，否则不能正确显示。
            有些显示驱动方案有镜像设定功能，可以将0/1/2/Clock/3的顺序设定为3/clock/2/1/0的顺序，开发时需要根据实际接法对代码灵活设定，而不是要求硬件去修改cable的线序。
   （2）关于极性，因LVDS属于差分类型传输，P/N交换不影响传输正确性（相当于相位180度翻转）, 故LVDS接口一般没有要求确认P/N极性设定。
   （3）通道数量，大部分LVDS接口都具备一组或两组传输数据通道（即ODD 和EVEN），这个规格在屏规格书里很容易看出来。因为很多显示器驱动方案支持2 通道LVDS 输出，这就要求显示器驱动方案的通道设定与屏的通道要对应，否则显示的画面是花的，颜色也不正常。有一定经验的软件开发人员也能通过显示的画面一眼判断odd与even 是否有swap。
  （4） 关于色深，不论eDP接口还是VBO接口或是LVDS接口的显示屏，都有色深规格定义。只不过，LVDS接口的显示屏，如果色深定义不对，可能会导致颜色异常，所以也要根据屏规格书在代码里正确设定color depth。

  总结：本章节简述了软件开发人员对显示器方案输出主流接口需要掌握的基本知识点，如有兴趣，可查询更多资料深入了解。下一章节将解读显示屏（Panel）规格书里与软件代码设定相关的内容。

点击此处阅读原文即可查看作者更多精彩内容哦！