AXI-HBM是一个集成的IP核，该核提供高达16个AXI3从PORT的HBM接口，每个使用他自己的独立的时钟。HBM2 GEN存储器也支持，HBM相对传统DDR的方案，带宽得到极大的提高

特征
AXI3从端口存储器接口

-16个独立的256bit存储器接口

-可选的32位数据总线扩展

-支持64个AXI ID

每个HBM stack 有16X16个CROSSBAR 开关

-16个端口可访问全部存储器空间

-配置2个stack,可访问高达64GB地址数据存储

-双stack配置，扩展至32个端扣

-所有的AXI 端口接口，统一的存储器接口模型

高级微控制器总线结构，32位寄存器总线接口

-VIVADO通过可选的用户接口生成初始化

-用户端口允许状态及动态配置改变的监控

-总线DEBUG端口

存储器性能

-配置接口可重新排序以提高带宽利用率

-通过不同的ID交互重新排序

-ID的优秀的指令规则

使用控制器刷新CYCLE

-读、写操作分组

-最小化页开启激活

-通过同ID同主模式生成先读或先写的一致性检查

提高基于用户接口PATTERN的效率

-灵活的存储器地址mapping from HBM线性地址

-可调延迟

监控及记录寄存器

-从DFI接口测量带宽

-指定采样持续时间

-记录最大、最小、平均读写带宽

温度控制刷新速率

可选隐藏单行刷新选项to最小化overhead

支持RAS

可选SECDED 或者ECC

-奇偶校验WORD写入支持，RMW操作（读取修改写入）

-后台扫描存储器，抓取ERROR()

-由于写操作中的数据奇偶错误，内存访问重试的可选奇偶校验

-在用户逻辑和HBM之间的数据路径中提供校验数据保护

-错误记录寄存器

电源控制

-每个内存通道时钟门控

-每个内存通道分频降低功率

-支持低功耗模式

–可选自刷新模式to保存内存中内容

–可选空闲超时to自刷新输入

运行过程中动态频率变化

-DBI支持读/写操作

HBM2 JEDEC GEN2 内存stack组织

-总计32G

-16个独立的64位通道

-最大带宽高达460GB/s

IP设置

其中PLL ref时钟必须从专用时钟管脚输入，APB时钟可以MMCM输出即可

初始化：

对用户而言，数据读写主要就是管理AXI接口