Cache Tag 和 物理地址

在ARM架构中，缓存（Cache）的设计是提高数据访问效率的关键机制。每个缓存行（Cache Line）都有一个与之关联的标签（Tag），该标签记录了与该行相关联的外部存储器的物理地址。缓存行的大小是由实现定义的（implementation defined），但由于互连（interconnect）的原因，所有核心（Cores）应该具有相同的缓存行大小。

缓存中数据的定位是通过访问的物理地址来确定的：

• 物理地址的最不重要位（Least Significant Bits）用于在缓存行内选择相关项, 比如一个cache line 的某个word;
• 物理地址中间位（Middle Bits）用作索引来选择缓存集合（Cache Set）中的特定行。
• 物理地址最重要位（Most Significant Bits）识别地址的其余部分，并用于与该行存储的标签