PIP是Xilinx部件上用于路由连接或网络的设备对象。PIP
称为ARC的连接多路复用器可以编程为将一根电线连接到
另一个，从而将节点连接在一起，以形成中特定NET所需的路由
设计。
SITE_PIP，也称为路由BEL，是SITE内部的连接多路复用器，可以
将BEL_PIN连接到其他BEL_PIN或连接到SITE内的SITE_PIN。
相关对象
如图2-33第119页所示，PIP对象与SLR、TILE、NODE、NET和
WIRE。您可以使用以下Tcl命令的形式查询PIP：
get_pips-of[get_nodes INT_R_X7Y47/NW6BEG1]
您还可以查询PIP所在的SLR和TILE；或者节点，
SPEED_MODEL或与特定PIP相关联的WIRE：
get_nodes-of _objects[get_pips INT_R_X7Y47/INT_R.BYP_ALT0->>BYP_BOUNCE0]
SITE_PIP与SITE相关：
get_site_pips-of[get_sites SLICE_X8Y79]
PIP属性
PIP对象上的属性可以使用以下命令报告：
report_property-所有[lindex[get_pips-of[get_tiles INT_R_X7Y47]]
提示：由于设备上的PIP数量，使用不带-of_objects的get_PIPs-Tcl命令
或-不建议使用过滤器缩小结果范围。
这些属性包括以下内容和示例值：
Property Type Read-only Visible Value
CAN_INVERT bool true true 0
CLASS string true true pip
IS_BUFFERED_2_0 bool true true 0
IS_BUFFERED_2_1 bool true true 1
IS_DIRECTIONAL bool true true 1
IS_EXCLUDED_PIP bool true true 0
IS_FIXED_INVERSION bool true true 0
IS_INVERTED bool true true 0
IS_PSEUDO bool true true 0
IS_SITE_PIP bool true true 0
IS_TEST_PIP bool true true 0
NAME string true true INT_R_X7Y47/INT_R.BYP_ALT0->>BYP_BOUNCE0
SPEED_INDEX int true true 2336
TILE string true true INT_R_X7Y47
VORPAL_ID int true false
SITE_PIP Properties
The properties of the SITE_PIP can be reported with the following command:
get_site_pips -of [get_sites SLICE_X8Y79]
The properties on the SITE_PIP include the following, with example values:
Property Type Read-only Visible Value
CLASS string true true site_pip
FROM_PIN string true true A1
IS_FIXED bool true true 0
IS_USED bool true true 0
NAME string true true SLICE_X8Y79/D6LUT:A1
SITE string true true SLICE_X8Y79
TO_PIN string true true O6
PKGPIN_BYTEGROUP
描述
对于7系列设备，I/O组的层次结构分为两种对象类型：I/O组
和封装引脚。对于Xilinx UltraScale体系结构，I/O组层次结构包括两个
额外的划分：字节组和半字节。上这些对象的关系
UltraScale设备定义如下：
•52个引脚的IO_BANK具有4个pkgpin_bytegroup，而26个引脚的迷你IO_BANK具有2个
字节组。
•每个pkgpin_bytegroup有13个封装引脚，并有2个pkgpin_nibble，一个鞋面和
降低
•每个pkgpin_nibble有6或7个引脚，是的上半字节或下半字节
pkgpin_bytegroup。
•package_pin是iobank、pkgpin_bytegroup或pkgpin_nibble的一个引脚。
在UltraScale中，连接到I/O组的位片逻辑被分组为pkgpin_bytegroups
和pkgpin_nibbles。这些对象有助于放置相关的I/O引脚，例如组
的位切片。例如，您可以使用字节组和半字节来分配的I/O引脚
UltraScale设备上的内存控制器。您可以通过以下方式执行交互式I/O规划
在Vivado IDE中打开详细的RTL设计或综合设计，使用
内存库/字节规划器，可自动或手动分配内存
I/O引脚组到I/O组和字节通道。中的此链接详细讨论了此过程
Vivado Design Suite用户指南：I/O和时钟规划（UG899）[参考文献17]。
相关对象
PKGPIN_BYTEGROUP和PKGPIN_NIBBLE与IO_BANK、PACKAGE_PIN和
PORT，如前所述。此外，每个PKGPIN_BYTEGROUP都与一个站点相关
在Xilinx设备上。可以使用查询关联对象的PKGPIN_BYTEGROUP
Tcl命令，如下所示：
get_pkgpin_bytegroups-of[get_package_pins AG17]
您还可以获得分配给特定pkgpin_bytegroups的package_pin对象的列表：
get_package_pins-属于[get_pkgpin_bytegroups BANK45_BYTE2]
属性
PKGPIN_BYTEGROUP对象上的属性如下所示，其中包含示例值：
对于7系列设备，I/O组的层次结构分为两种对象类型：I/O组
和封装引脚。对于Xilinx UltraScale体系结构，I/O组层次结构包括两个
额外的划分：字节组和半字节。上这些对象的关系
UltraScale设备定义如下：
•52个引脚的IO_BANK具有4个pkgpin_bytegroup，而26个引脚的迷你IO_BANK具有2个
字节组。
•每个pkgpin_bytegroup有13个封装引脚，并有2个pkgpin_nibble，一个鞋面和
降低
•每个pkgpin_nibble有6或7个引脚，是的上半字节或下半字节
pkgpin_bytegroup。
•package_pin是iobank、pkgpin_bytegroup或pkgpin_nibble的一个引脚。
在UltraScale中，连接到I/O组的位片逻辑被分组为pkgpin_bytegroups
和pkgpin_nibbles。这些对象有助于放置相关的I/O引脚，例如组
的位切片。例如，您可以使用字节组和半字节来分配的I/O引脚
UltraScale设备上的内存控制器。您可以通过以下方式执行交互式I/O规划
在Vivado IDE中打开详细的RTL设计或综合设计，使用
内存库/字节规划器，可自动或手动分配内存
I/O引脚组到I/O组和字节通道。中的此链接详细讨论了此过程
Vivado Design Suite用户指南：I/O和时钟规划（UG899）[参考文献17]。
相关对象
PKGPIN_BYTEGROUP和PKGPIN_NIBBLE与IO_BANK、PACKAGE_PIN和
PORT，如前所述。此外，每个PKGPIN_BYTEGROUP都与一个站点相关
在Xilinx设备上。可以使用查询关联对象的PKGPIN_BYTEGROUP
Tcl命令，如下所示：
get_pkgpin_bytegroups-of[get_package_pins AG17]
您还可以获得分配给特定pkgpin_bytegroups的package_pin对象的列表：
get_package_pins-属于[get_pkgpin_bytegroups BANK45_BYTE2]
属性
PKGPIN_BYTEGROUP对象上的属性如下所示，其中包含示例值：
Property Type Read-only Value
CLASS string true pkgpin_bytegroup
INDEX_IN_IOBANK int true 2
IOBANK int true 45
NAME string true BANK45_BYTE2
The properties of the bytegroup objects can be listed with the following command:
report_property -all [lindex [get_pkgpin_bytegroups] 0]
![BC153 [NOIP2010]数字统计](https://img-blog.csdnimg.cn/direct/e25f562e99004708b230f38dd900b46f.png)
