目录
- 1.前言
- 2.Vivado 设置关联使用第三方仿真软件 Modelsim
微信公众号获取更多FPGA相关源码:
1.前言
Vivado 软件自带有仿真功能,该功能使用还是比较方便的,初学者可以直接使用自带的仿真功能。
Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真,它可以将整个程序分步执行,使设计者直接看到他的程序下一步要执行的语句,而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值,可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等,比vivado自带的仿真器功能强大的多,是目前业界最通用的仿真器之一。
对于初学者,modelsim自带的教程是一个很好的选择,在Help->SE PDF Documentation->Tutorial里面.它从简单到复杂、从低级到高级详细地讲述了modelsim的各项功能的使用,简单易懂。但是它也有缺点,就是它里面所有事例的初期准备工作都已经放在example文件夹里,直接将它们添加到modelsim就可以用,它假设使用者对当前操作的前期准备工作都已经很熟悉,所以初学者往往不知道如何做当前操作的前期准备。
Modelsim的关联需要参考Vivado的版本,具体信息可以去官网查看,Vivado 2018.3适配的是Modelsim 10.6d可以公众号后台回复Modelsim获得下载链接。
Vivado 2018.3也可以在后台回复Vivado获得下载链接。
2.Vivado 设置关联使用第三方仿真软件 Modelsim
对于想使用 Modelsim 进行关联仿真的,下面将提供 Vivado 设置关联使用第三方仿真软件 Modelsim 的方法步骤,具体如下。
1、打开 vivado 2018.3 软件,在 Tools 下点击 Settings…
2、进入 Settings 界面,在界面左侧窗口找到 3nd Party Simulations,然后找到设置第三
方仿真工具安装路径和编译库文件目录的地方。
3、在 Install Paths 下的 Modelsim 通过点击右侧“…”,选择已经安装好 modelsim 的路径,在 Default Compiled Library Paths 下的 Modelsim 通过点击右侧“…”,选择设置一个目录文件夹,这里我在 modelsim 安装目录下新建了 vivado_lib 的文件夹,并指定到这里。读者可根据自己的情况进行设置。这里设置的路径是 Vivado 仿真编译库文件存放的地址,目前还没有对库文件进行编译生成仿真所需的文件,所以可自己指定(注意不要指向带空格的路径),后面编译库文件生成仿真所需文件时,将目录再设置到这个目录就行。然后点击 OK。
4、 编译 Vivado 的库供第三方仿真工具 Modelsim 仿真使用。 在 Tools 下点击 Compile
Simulation Libraries…
5、进入 Complile Simulation Libraries 界面,需要进行如下一些设置。
(1) 我们使用的第三方仿真工具是 modelsim,在 Simulator 处选择 Modelsim Simulation;
(2) Language 默认选择 All,这里可以根据实际使用情况选择,也可以选择 Verilog 或
VHDL;
(3) Library 默认选择 All;
(4) 器件就根据实际使用情况进行选择,这里选择的器件系列越多,Compile 生成库的时间越长,若需要选择全部的器件,建议可以选择在空闲时间进行编译。
(5) 编译库存放路径,这里路径默认是我们在前面 3nd Party Simulations 上设置的路径,
前面设置过了,这里默认就可以。
(6) 仿真软件 Modelsim 路径,这里路径默认是我们在前面 3nd Party Simulations 上设置
的路径,前面设置过了,这里默认就可以。
其他地方保持默认,点击 Compile,出现如下界面,开始编译 vivado 库生成 modelsim仿真库了,这个过程大概需要 40 分钟,如果选择全部器件,时间会更长。
6、仿真库编译完成后,想要使用 Vivado 自动关联调用 Modelsim 进行仿真,还需在 Tool-
->Setting–>Simulation 下对仿真进行如下设置。这里的设置需要在打开一个工程后,打开工
程后才会在 Settings 下有 Simulation 选项。需进行如下设置。
(1) 选择仿真我们使用的第三方仿真软件 modelsim
(2) 语言根据实际情况进行选择,这里可供选择的有 Verilog、 VHDL、 Mixed,保持默认
即可。
(3) 保持默认就 OK
(4) 仿真的顶层文件,选择你要仿真的 testbench 文件,一般在你去点击 vivado 软件的
Run Simulation 时它会默认选择要仿真的顶层 testbench 文件,自己在仿真时可核对下是否
有误。
(5) 选择我们存放编译 Vivado 仿真库的路径,这里会根据之前生成编译库默认为编译库
的路径,我们只要核对下是否有误,有问题就改一下,没有问题就保持默认就 OK。
7、整个设置就完成了,在需要进行仿真时,点击 Run Simulation -->Run behavioral
Simulation 或其他类型仿真就会自动弹出 Modelsim 界面。
8.打开后就可以正常使用
至此, Vivado 设置关联使用第三方仿真软件 Modelsim 就完成了,可以比较方便的通过
Vivado 调用 Modlsim 进行仿真。对于初学者,建议可以直接使用 Vivado 自带的仿真功能。
后面的例程基本也是采用 Vivado 自带的仿真功能进行仿真验证。
微信公众号获取更多FPGA相关源码: