Property Type Read-only Visible Value

CLASS string true true bel_pin

DIRECTION enum true true IN

INDEX int true true 1

INDEX_IN_BEL int true true 1

INDEX_IN_BUS int true true 1023

INDEX_IN_ELEMENT int true true 1

INDEX_IN_TILE int true true 65535

IS_BAD bool true true 0

IS_BIDIR bool true true 0

IS_CLOCK bool true true 0

IS_DATA bool true true 0

IS_ENABLE bool true true 1

IS_INPUT bool true true 1

IS_OPTIONALLY_INVERTIBLE bool true false 0

IS_OUTPUT bool true true 0

IS_PART_OF_BUS bool true true 0

IS_RESET bool true true 0

IS_SET bool true true 0

IS_TEST bool true true 0

IS_USED bool true true 0

NAME string true true IOB_X0Y197/OUTBUF/TRI

SITE_ID int true true 188

SPEED_INDEX int true true 0

要报告特定BEL对象上所有BEL_PIN的属性，可以使用
Vivado Design Suite Tcl shell或Tcl控制台中的以下FOREACH循环：
foreach x[get_bel_pins-of[get_bels<bel_name>]]{
放入“******************$x*****************”
report_property-全部$x
}
其中<bel_name>是要报告的bel对象的名称。

描述
单元是网表逻辑对象的实例，它可以是叶单元，也可以是层次单元
单间牢房叶单元是一个基元或基元宏，在网表中没有进一步的逻辑细节。
分层单元是包含一个或多个附加逻辑级别的模块或块，
并最终在叶细胞处结束。

如图所示，单元具有连接到网络的PIN，以定义外部
网表。分层单元格还包含与PIN相关联的PORT，并且
在内部连接到NET以定义层次结构的内部网表。
叶CELL被放置或映射到目标Xilinx FPGA上的设备资源上。这个
在基本逻辑（如触发器、LUT和
MUX；或者在诸如BRAM之类的较大逻辑单元的情况下可以放置在SITE对象上
和DSP。BEL也被收集到更大的SITE中，称为SLICE，因此细胞可以被关联
具有BEL和SITE对象。SITE分为CLOCK_REGION和TILE。
CELL也与设计中的TIMING_PATH相关联，并且可以与
DRC_VIOLATIONs，帮助您快速定位和解决设计问题。
您可以查询与引脚、定时路径、网络、贝尔、时钟区域、站点相关联的CELL，
或违反DRC：
get_cells-of[get_nets clk]
属性
存在由PRIMITIVE_GROUP定义的不同类型的叶单元对象，
SUBGROUP和PRIITIVE_TYPE属性。

所有单元格都有一组共同的属性；但每个单元格GROUP、SUBGROUP和TYPE都可以
也具有独特的特性。可以报告特定类型CELL对象的属性
通过对PRIITIVE_GROUP、PRIITIVE_SUBGROUP或PRIITIVE_TYPE属性进行筛选
价值
PRIITIVE_TYPE是一个枚举属性，可以返回其定义的值
使用list_property_value命令：
list_property_value-类单元格PRIITIVE_TYPE
但是，设计可能不包含每个定义的PRIMITIVE_TYPE的单元格。这个
以下Tcl代码按层次结构搜索设计并返回唯一的出现
PRIITIVE_TYPE属性的一部分。
foreach x[get_cells-层次结构*]{
lappend primTypes[get_property PRIMITIVE_TYPE$x]}
join[lsort-unique$primTypes]\n
从返回的列表$primTypes中，您可以报告特定
PRIITIVE_TYPE使用以下命令：
report_property-all[lindex[get_cells-hier-filter｛PRIMITIVE_TYPE==＜val＞｝]0]
其中，<val>表示感兴趣的PRIITIVE_TYPE。例如，要返回
BLOCKRAM.BRAM.RAM18E2型单元的属性：
report_property-all[lindex[get_cells-hier-filter｛PRIITIVE_TYPE==
“BLOCKRAM.BRAM.RAMB18E2”｝]0]
提示：report_property命令返回一个警告，如果没有
当前设计中的相关对象。请参阅Vivado Design Suite Tcl命令参考指南
（UG835）[参考文献13]了解有关该命令的更多信息。
您还可以使用以下Tcl命令从分层单元格返回属性：
report_property-all[lindex[get_cells-hier-filter｛！IS_PRIITIVE｝]0]
当然，您也可以简单地返回感兴趣的特定单元格的属性：
report_property-all[get_cells<cell_name>]