迁移基于MicroBlaze处理器的设计
生成系统基础设施（MicroBlaze、AXI_Interconnect，
Clk_Wiz、Proc_Sys_Reset）
生成系统基础设施（MicroBlaze、AXI_Interconnect、Clk_Wiz和
Proc_Sys_Reset）：
1.使用所需的板或可编程设备创建Vivado项目。
2.在“流导航器”中，单击“IP Integrator”，然后选择“创建块设计”。
3.输入设计名称：例如：Design_1。这将生成块设计。
重要！如果MIG在设计中，请按照迁移AXI-MIG上的步骤进行操作，然后再继续
进一步的
确定MicroBlaze接口/基本系统配置
1.在文本编辑器中打开XPS设计的MHS文件。
2.确定MicroBlaze上使用的接口。在MHS文件中搜索
总线接口ILMB、总线接口DLMB、总线界面M_AXI_DP，
总线接口M_AXI_DC、总线接口M_maxi_IC、总线接口调试，
总线接口中断。
通常，由基本系统构建器（BSB）构建的MicroBlaze设计包含LMB接口
用于本地块RAM。
MicroBlaze数据端口接口（用于从属寄存器，如AXI GPIO）、调试接口（使用
基于MDM IP中的C_USE_UART参数，具有或不具有UART的MDM），以及
中断支持（使用AXI_INTC从属IP）。此外，BSB添加时钟并重置
支持clock_generator和proc_sys_reset IP。
更复杂的接口使用MicroBlaze指令缓存端口和MicroBlaze数据
缓存端口。通常，这些接口用于设计的高性能部分
使用AXI-MIG或AXI块RAM（AXI4从机）。C_CACHE_BYTE_SIZE和
C_DCACHE_BYTE_SIZE参数确定MicroBlaze MHS的缓存大小
例子
3.参考下表，根据中的接口设置MicroBlaze Block Automation
MicroBlaze实例的MHS文件。
MicroBlaze区块自动化
MicroBlaze Block Automation与BSB类似，它允许您添加部分设计
自动地自动化可以：
•启用MicroBlaze缓存接口（仅设置缓存大小；没有其他连接
…制造的
•添加：
○ 本地存储器（LMB）
○ 调试模块，带或不带UART
○ AXI4Lite从外设的AXI互连
○ 中断控制器（AXI INTC）
○ 来自其他IP的时钟连接
○ 外部时钟或clk wiz，并使用proc_sys_reset IP进行重置。
运行MicroBlaze Block Automation
1.在块设计中，添加MicroBlaze IP。
2.为MicroBlaze_0选择Run Block Automation。
3.在“运行块自动化”对话框中，根据提供的信息进行选择
在上表中。
提示：AXI4 Lite从外设的AXI互连实例称为MicroBlaze_0_AXI_periph，如果
从表中为调试启用了中断或UART。Connection Automation添加了此AXI
连接第一个AXI从机（通常为AXI4 Lite接口）时的互连实例。
4.对于时钟连接，根据
XPS中的连接。
5.如果使用MIG：
a.实例化并配置MIG。
b.选择为MicroBlaze确定的时钟（通常为100 MHz时钟）
时钟
使用CLK Wiz/Proc系统重置
重要！只有在设计中不包括AXI-MIG的情况下，才应遵循本节中的步骤。
连接时钟向导的接口
使用以下步骤使用选定的平台板作为零件进行设计，或使用
所选零件，视情况而定。
选择平台板作为零件进行设计：
1.从Board选项卡拖放所需的时钟，例如System differential clock，用于
块设计画布上的KC705板。
2.同样，将FPGA Reset从Board选项卡拖放到块设计画布。
有关平台板流的更多信息，请参阅在IP中使用板流一节
Vivado Design Suite中的integrator用户指南：使用IP integrator（UG994）设计IP子系统。
使用选定的零件进行设计：
根据使用的板手动配置计时向导：
1.双击clk_wiz_1。
2.在clk_wiz_1实例上，右键单击“clk_IN1_D”，然后选择“生成外部”。
3.右键单击“重置”，然后选择“制作外部”。
4.将重置外部引脚连接到proc_sys_reset_1上的ext_reset_in。
