请阅读【ARM GICv3/v4 实战学习 】

---

Interaction of group and individual interrupt enables

在ARM GICv3和GICv4架构中，GICD_*和GICR_*寄存器组 决定了处理器元素（PE）能够识别的最高优先级 pending interrupt 。这些寄存器决定PE的最高优先级 pending interrupt 。这个 pending interrupt 被提交给PE的CPU Interface，由它来决定是否将其标记给PE。中断的使能对这一决定有如下影响：

1. Disable的 Pending Interrupt：在GICD_*或GICR_*寄存器中被 Disable 的 pending interrupt ，在确定最高优先级 pending interrupt 时不被考虑，因此不能被标记给PE。

2. 属于 Disable 组的 Enable 中断：在GICD_*或GICR_*寄存器中被 Enable 但属于在GICD_CTLR中被 Di