配置模式
CONFIG_MODE属性定义要用于的设备配置模式
引脚分配、DRC报告和比特流生成。
重要提示：COMPATIBLE_CONFIG_MODES属性在2013.3版本中已被弃用，并且
被CONFIG_MODE属性替换。
Xilinx FPGA可以通过加载特定于应用程序的配置数据或
比特流通过特殊的配置引脚进入内部存储器。有两个将军
配置数据路径：用于最小化所需设备引脚的串行数据路径，以及
并行数据路径实现更高性能的配置。CONFIG_MODE属性
定义当前设计使用的模式。
请参阅7系列FPGA配置用户指南（UG470）[参考文献1]或UltraScale
体系结构配置用户指南（UG570）[参考文献7]，了解有关设备的更多信息
配置模式。
体系结构支持
所有架构。
适用对象
•设计（current_Design）
Values
TIP: Not all of the following values apply to all device architectures. Refer to the 7 Series FPGAs
Configuration User Guide (UG470) [Ref 1] , or UltraScale Architecture Configuration User Guide
(UG570) [Ref 7] , for more information.
• S_SERIAL
• M_SERIAL
• S_SELECTMAP
• M_SELECTMAP
• B_SCAN
• S_SELECTMAP+READBACK
• M_SELECTMAP+READBACK
• B_SCAN+READBACK
• S_SELECTMAP32
• S_SELECTMAP32+READBACK
• S_SELECTMAP16
• S_SELECTMAP16+READBACK
• SPIx1
• SPIx2
• SPIx4
• SPIx8
• BPI8
• BPI16
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property CONFIG_MODE <value> [current_design]
Where <value> specifies the configuration mode.
XDC Syntax Example
# Specify using Configuration Mode Serial Peripheral Interface, 4-bit width
set_property CONFIG_MODE {SPIx4} [current_design]
配置电压
Xilinx设备支持3.3V、2.5V、1.8V或1.5V I/O的配置接口
配置接口包括组0中的JTAG引脚和专用配置引脚
在存储体0中，并且与存储体14和存储体15中的特定配置模式相关的引脚在
7系列设备，以及UltraScale体系结构中的组65。您可以设置
CONFIG_VOLTAGE属性或VCCO_0电压设置为3.3、2.5、1.8或1.5。
CONFIG_VOLTAGE必须设置为正确的配置电压，以便确定
组0中引脚的I/O电压支持。请参阅7系列FPGA配置
《用户指南》（UG470）[参考文献1]，或UltraScale体系结构配置用户指南（UG570）
有关配置电压的更多信息，请参见参考文献7]。
CFGBVS引脚设置决定了始终支持组0的I/O电压。对于7
系列设备，其中组14和组15是HR组类型，或UltraScale中的组65
体系结构，CFGBVS引脚和相应的CONFIG_VOLTAGE属性决定
配置期间的I/O电压支持。
报告DRC检查在7系列中的第0、14和15列，或在UltraScale中的0和65列上运行
架构，以确定CONFIG_MODE设置在当前设计上的兼容性。
DRC是根据银行的IOSTANDARD和CONFIG_VOLTAGE设置发布的。这个
导出IBIS模型时也使用配置电压。
Xilinx设备支持3.3V、2.5V、1.8V或1.5V I/O的配置接口
配置接口包括组0中的JTAG引脚和专用配置引脚
在存储体0中，并且与存储体14和存储体15中的特定配置模式相关的引脚在
7系列设备，以及UltraScale体系结构中的组65。您可以设置
CONFIG_VOLTAGE属性或VCCO_0电压设置为3.3、2.5、1.8或1.5。
CONFIG_VOLTAGE必须设置为正确的配置电压，以便确定
组0中引脚的I/O电压支持。请参阅7系列FPGA配置
《用户指南》（UG470）[参考文献1]，或UltraScale体系结构配置用户指南（UG570）
有关配置电压的更多信息，请参见参考文献7]。
CFGBVS引脚设置决定了始终支持组0的I/O电压。对于7
系列设备，其中组14和组15是HR组类型，或UltraScale中的组65
体系结构，CFGBVS引脚和相应的CONFIG_VOLTAGE属性决定
配置期间的I/O电压支持。
报告DRC检查在7系列中的第0、14和15列，或在UltraScale中的0和65列上运行
架构，以确定CONFIG_MODE设置在当前设计上的兼容性。
DRC是根据银行的IOSTANDARD和CONFIG_VOLTAGE设置发布的。这个
导出IBIS模型时也使用配置电压。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property CONFIG_VOLTAGE {1.5 | 1.8 | 2.5 | 3.3} [current_design]
XDC Syntax Example
# Configure I/O Bank 0 for 1.8V operation
set_property CONFIG_VOLTAGE 1.8 [current_design]
