FPGA学习笔记（5）——硬件调试与使用内置的集成逻辑分析仪（ILA）IP核

如果要对信号进行分析，可以使用外置的逻辑分析仪，但成本较高，对初学者来说没有必要，可以使用Xilinx Vivado内自带的逻辑分析仪IP核对信号进行分析，不过需要占用一定的芯片资源。

本节采用上一节配置的LED灯闪烁代码，对其中的信号进行捕获分析。

1 引入IP核

1、点击IP Catalog。

在这里插入图片描述

2、打开IP核。

在IP Catalog窗口中搜索并选择ILA (Integrated Logic Analyzer)，双击打开。

在这里插入图片描述

3、配置ILA
在General Options中：
（1）例化名称：Component Name 可以设置为默认
（2）监控类型：Monitor Type设置为Native
（3）探针数量：Number of Probes按照需要监控的端口数量进行配置，如果要监控
（4）采样深度：Sample Data Depth设置的越大，一次能看到的数据量越多，但对FPGA芯片的DRAM消耗也越多。

在这里插入图片描述

在Probe_Ports中：
根据前一页的设置，能看到3个探针端口，分别设置不同的位宽。

在这里插入图片描述

点击2次OK，自动新建文件夹存放ila的IP核。

4、设置IP核综合模式：
弹出的Generate Output Products窗口，Synthesis Options选项如果选择Global，则每次修改文件都会让此IP核重新综合（调整IP核的位置和电路），如果选择Out of context per IP，则每次修改文件后都不会对IP核造成修改。因此这里选择Out of context per IP（OOC）。

在这里插入图片描述
点击Generate生成IP核。

2 例化IP核

等待一小会儿，直到IP核加载完成。

1、打开模板文件：在Sources窗口下点击IP Sources，然后点击ila_0、Instantiation Template（例化模板），双击ila_0.veo打开模板文件。

在这里插入图片描述

2、复制例化代码：将ila_0.veo中的代码复制到顶层模块000_test_project.v中，并修改模块名称和探针所对应的端口。

// ila_0.veo中代码
ila_0 your_instance_name (.clk(clk), // input wire clk.probe0(probe0), // input wire [0:0]  probe0  .probe1(probe1), // input wire [1:0]  probe1 .probe2(probe2) // input wire [25:0]  probe2
);

需要注意所连接的变量位宽需要和探针位宽相对应。

// 000_test_project.v
module test_project(input sys_clk,input sys_rst_n,output [1:0] led
);// reg define
reg [25:0] cnt;assign led = (cnt <= 26'd2500_0000) ? 2'b01 : 2'b10;always @ (posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)cnt <= 26'd0;else if(cnt < 26'd5000_0000)cnt <= cnt + 1'b1;elsecnt <= 26'd0;
end// 新加的模块 start
ila_0 my_ila_0 (.clk(sys_clk), // input wire clk.probe0(sys_rst_n), // input wire [0:0]  probe0  .probe1(led), // input wire [1:0]  probe1 .probe2(cnt) // input wire [25:0]  probe2
);
// 新加的模块 endendmodule

代码编写完成后保存。

3 ila试验

3.1 综合、实现、生成比特流

可以直接点击生成比特流，这三步软件会自动完成。
点击软件左侧Program and Debug，Generate Bitstream，在弹出的窗口Synthesis is Out-of-date后选择Yes。

在这里插入图片描述

在弹出的Launch Runs窗口中自行选择Number of jobs CPU线程数，线程越多软件处理速度越快，然后点击OK。

在这里插入图片描述

等待片刻，直到软件处理完成。点击Project Summary可以看到Synthesis、Implementation都显示绿色的√。

在这里插入图片描述

点开Device查看FPGA中PL的使用情况，可以发现相对于原来的让LED闪烁的逻辑电路，本实验中添加了ila后的使用了更多的逻辑资源。

不带ila的LED闪烁试验电路：

在这里插入图片描述

带ila的LED闪烁试验电路：

在这里插入图片描述

3.2 下载程序

1、连接设备：拿出正点原子开发板，连接电脑。
点击Vivado的Open Hardware Manager，Open target，Auto Connect。

在这里插入图片描述

底部调试窗口Tcl Console显示如下信息，标明已经连接上开发板。

start_gui
open_project F:/FPGA/001_ZYNQ/004_ila_vio/004_ila_vio.xpr
open_project F:/FPGA/001_ZYNQ/004_ila_vio/004_ila_vio.xpr
Scanning sources...
Finished scanning sources
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'G:/Xilinx/Vivado/2018.2/data/ip'.
open_project: Time (s): cpu = 00:00:15 ; elapsed = 00:00:08 . Memory (MB): peak = 853.520 ; gain = 123.812
update_compile_order -fileset sources_1
reset_run synth_1
launch_runs impl_1 -to_step write_bitstream -jobs 7
[Tue Jun 25 21:29:30 2024] Launched synth_1...
Run output will be captured here: F:/FPGA/001_ZYNQ/004_ila_vio/004_ila_vio.runs/synth_1/runme.log
[Tue Jun 25 21:29:30 2024] Launched impl_1...
Run output will be captured here: F:/FPGA/001_ZYNQ/004_ila_vio/004_ila_vio.runs/impl_1/runme.log
open_run impl_1
INFO: [Netlist 29-17] Analyzing 106 Unisim elements for replacement
INFO: [Netlist 29-28] Unisim Transformation completed in 1 CPU seconds
INFO: [Project 1-479] Netlist was created with Vivado 2018.2
INFO: [Device 21-403] Loading part xc7z020clg400-2
INFO: [Project 1-570] Preparing netlist for logic optimization
INFO: [Timing 38-478] Restoring timing data from binary archive.
INFO: [Timing 38-479] Binary timing data restore complete.
INFO: [Project 1-856] Restoring constraints from binary archive.
INFO: [Project 1-853] Binary constraint restore complete.
Reading XDEF placement.
Reading placer database...
Reading XDEF routing.
Read XDEF File: Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.289 . Memory (MB): peak = 1850.578 ; gain = 0.000
Restored from archive | CPU: 0.000000 secs | Memory: 0.000000 MB |
Finished XDEF File Restore: Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.289 . Memory (MB): peak = 1850.578 ; gain = 0.000
INFO: [Project 1-111] Unisim Transformation Summary:A total of 58 instances were transformed.CFGLUT5 => CFGLUT5 (SRLC32E, SRL16E): 52 instancesRAM32M => RAM32M (RAMD32, RAMD32, RAMD32, RAMD32, RAMD32, RAMD32, RAMS32, RAMS32): 6 instancesopen_run: Time (s): cpu = 00:00:30 ; elapsed = 00:00:25 . Memory (MB): peak = 1926.605 ; gain = 963.371
open_hw
connect_hw_server
INFO: [Labtools 27-2285] Connecting to hw_server url TCP:localhost:3121
INFO: [Labtools 27-2222] Launching hw_server...
INFO: [Labtools 27-2221] Launch Output:****** Xilinx hw_server v2018.2**** Build date : Jun 14 2018-20:42:52** Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.open_hw_target
INFO: [Labtoolstcl 44-466] Opening hw_target localhost:3121/xilinx_tcf/Digilent/210512180081
set_property PROGRAM.FILE {F:/FPGA/001_ZYNQ/004_ila_vio/004_ila_vio.runs/impl_1/test_project.bit} [get_hw_devices xc7z020_1]
set_property PROBES.FILE {F:/FPGA/001_ZYNQ/004_ila_vio/004_ila_vio.runs/impl_1/test_project.ltx} [get_hw_devices xc7z020_1]
set_property FULL_PROBES.FILE {F:/FPGA/001_ZYNQ/004_ila_vio/004_ila_vio.runs/impl_1/test_project.ltx} [get_hw_devices xc7z020_1]
current_hw_device [get_hw_devices xc7z020_1]
refresh_hw_device [lindex [get_hw_devices xc7z020_1] 0]
INFO: [Labtools 27-1435] Device xc7z020 (JTAG device index = 1) is not programmed (DONE status = 0).

2、下载程序：
点击左上角的Program device下载程序。

在这里插入图片描述

可以发现下方Debug probes file出现了.ltx文件，内部包含了调试的一些探针信息，点击Program下载程序。
在这里插入图片描述

3、查看波形：
在下载完成后，Vivado软件会弹出Waveform - hw_ila_1波形图窗口，三个探针已经添加到波形图中。

在这里插入图片描述
窗口按钮部分功能：

  • Add +：添加信号。
  • Remove Selected -：删除信号。
  • Toggle auto re-trigger mode for this ILA core：自动触发。
  • Run trigger for this ILA core：手动触发。
  • Run trigger immediate for this ILA core >>：立即触发。
  • Stop trigger for this ILA core：停止触发。
  • Export ILA waveform data：导出逻辑分析仪波形数据。
  • Zoom In：放大。
  • Zoom Out：缩小。

点击Run trigger for this ILA core，探针会捕获信号。然后点击放大。

在这里插入图片描述

右键Name列表下的信号，可以修改信号显示的Radix进制，这里可以选择为Unsigned Decimal无符号十进制。

在这里插入图片描述

4、设置触发条件：
右下角的Trigger Setup可以设置触发条件，一位可以设置逻辑1触发（logic one）、逻辑0触发（logic zero）、上升沿触发（R）、下降沿触发（F）、双端触发（B）等等。多位可以设置为到一定的值触发。

此处设置cnt的值为0000000时触发。
在这里插入图片描述

再次点击Run trigger for this ILA core，可以发现红色的T触发标记出现在了cnt为0的时候。此时led_OBUF[1:0]也变成从2变成了1，代表LED灯发生交替变化。

在这里插入图片描述

3.3 调试完毕后处理

1、断开设备连接：右键PROGRAM AND DEBUG，点击Close即可断开开发板与电脑的连接。
在这里插入图片描述

2、删除调试模块：
由于ILA会占用较多的硬件资源，因此在debug完成后可以直接在顶层文件中注释或删除ila的模块代码。

//000_test_project.v//ila_0 my_ila_0 (
//	.clk(sys_clk), // input wire clk//	.probe0(sys_rst_n), // input wire [0:0]  probe0  
//	.probe1(led), // input wire [1:0]  probe1 
//	.probe2(cnt) // input wire [25:0]  probe2
//);

代码保存后，重新生成比特流文件就可以获得原来资源使用较少的工程。

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.mzph.cn/news/860730.shtml

如若内容造成侵权/违法违规/事实不符，请联系多彩编程网进行投诉反馈email:809451989@qq.com，一经查实，立即删除！

相关文章

学习记录697@数据通信基础之异步通信和同步通信

学习记录697@数据通信基础之异步通信和同步通信

最近在看计算机网络物理层部分&#xff0c;涉及到异步通信和同步通信&#xff0c;这个和通信知识相关。 异步通信和同步通信都是为了解决时钟同步问题&#xff0c;这个和编程中的同步和异步是不一样的概念。 时钟同步 我的理解是&#xff0c;发送者发送一系列信号&#xff0…
阅读更多...
手机定位技术全解析：原理、发展与应用

手机定位技术全解析：原理、发展与应用

1. 引言 背景介绍 最近&#xff0c;神仙姐姐刘亦菲主演的电视剧《玫瑰的故事》中的一段情节引发了广泛讨论。剧中&#xff0c;方协文&#xff08;丈夫&#xff09;对玫瑰&#xff08;妻子&#xff09;的控制欲变本加厉&#xff0c;竟然偷偷在她的手机上安装监控软件&#xff…
阅读更多...
python笔记3

python笔记3

1.通过乘法多次打印&#xff0c;以及字符串相加的合体打印 xzzz yyyy print(xy) print(x*10)#与一个数为打印多少次 2.设置俩个变量&#xff0c;可以通过下面的方法来判断是否一个元素是否在另一个元素中&#xff0c;返回bool值 xzzz yyyy print(xy) print(x*10)#与一个数为打…
阅读更多...
Android app Java层异常捕获方案

Android app Java层异常捕获方案

背景&#xff1a; 在Android app运行中&#xff0c;有时一些无关紧要的异常出现时希望App 不崩溃&#xff0c;能继续让用户操作&#xff0c;可以有效提升用户体验和增加业务价值。 新流程&#xff1a; 哪些场景需要Catch Crash Config配置信息&#xff1a; 支持从网络上获…
阅读更多...
PPT录屏怎么录？PPT录屏，3种方法简单操作

PPT录屏怎么录？PPT录屏，3种方法简单操作

在数字化时代&#xff0c;PPT已经成为我们日常工作、学习和生活中不可或缺的一部分。无论是商务报告、教学课件还是产品展示&#xff0c;PPT都能帮助我们更加生动、直观地传递信息。然而&#xff0c;有时候我们会面临PPT录屏怎么录的问题。这时&#xff0c;一个好的PPT录屏功能…
阅读更多...
合同与合规管理：国企数字化转型之路

合同与合规管理：国企数字化转型之路

在全球经济一体化的背景下&#xff0c;国有企业作为国家经济的重要支撑&#xff0c;其稳健的操作和高效的管理备受瞩目。随着市场经济条件的不断演变和法规的日益严格&#xff0c;传统的手动处理合同和合规管理方式已逐步显示出局限性。采纳先进的合同管理系统和合规管理系统从…
阅读更多...
【C++11(二)】lambda表达式和可变参数模板

【C++11(二)】lambda表达式和可变参数模板

一、可变参数模板 C11的新特性可变参数模板 能够让您创建可以接受 可变参数的函数模板和类模板 // Args是一个模板参数包&#xff0c;args是一个函数形参参数包 // 声明一个参数包Args...args&#xff0c;这个参数包中可以包含0到任意个模板参数。 template <class ...Arg…
阅读更多...
「树莓派入门」树莓派基础-无显示屏连接与远程连接

「树莓派入门」树莓派基础-无显示屏连接与远程连接

一、无显示屏树莓派的硬件和软件准备 硬件需求 树莓派主板&#xff08;任何型号&#xff09;电源适配器至少8GB容量的SD卡&#xff08;推荐Class 10或UHS-I&#xff09;以太网线或Wi-Fi网络环境 软件需求 操作系统镜像&#xff08;如Raspberry Pi OS&#xff09;烧录工具&a…
阅读更多...
SaaS应用程序开发流程【完整指南】

SaaS应用程序开发流程【完整指南】

SaaS 市场每天都在经历巨大的增长。随着 SaaS 业务模式在企业中越来越受欢迎&#xff0c;对优秀 SaaS 应用开发公司的需求也日益增加。 2021年全球SAAS市场净值为1437.7亿美元。统计数据显示&#xff0c; 2022年至2028年&#xff0c;市场将继续以25.89%的复合年增长率增长&…
阅读更多...
Python XPath超详细教程

Python XPath超详细教程

1.什么是Xpath 1.概念:XPath(XML Path Language)&#xff1a;XML路径语言&#xff0c;用来确定XML文档中某部分位置的语言 2.如何使用首先我们需要去Python库里进行下载在终端(按住widr然后会有一个输入框在里面输入cmd就会进入终端)然后输入下面的代码就好了 pip install lx…
阅读更多...
科普文：贝叶斯过滤器判定垃圾邮件

科普文：贝叶斯过滤器判定垃圾邮件

简介 贝叶斯分类的运作是借着使用标记(一般是字词&#xff0c;有时候是其他)与垃圾邮件、非垃圾邮件的关连&#xff0c;然后搭配贝叶斯推断来计算一封邮件为垃圾邮件的可能性。 贝叶斯垃圾邮件过滤是非常有威力的技术&#xff0c;可以修改自己以符合个别使用者的需要&#xff0…
阅读更多...
C# Onnx Yolov8-OBB 旋转目标检测 行驶证副页条码+编号 检测，后续裁剪出图片并摆正显示

C# Onnx Yolov8-OBB 旋转目标检测 行驶证副页条码+编号 检测，后续裁剪出图片并摆正显示

C# Onnx Yolov8-OBB 旋转目标检测 行驶证副页条码编号 检测&#xff0c;后续裁剪出图片并摆正显示 目录 效果 模型信息 项目 代码 下载 效果 模型信息 Model Properties ------------------------- date&#xff1a;2024-06-25T10:59:15.206586 description&#xff1a;…
阅读更多...
JavaScript Array（数组）

JavaScript Array（数组）

JavaScript Array（数组） JavaScript 中的 Array（数组）是一种用于存储数据的集合，它允许我们存储多个数据项，并可以通过索引来访问这些数据项。数组是 JavaScript 中非常基础且强大的数据结构，广泛应用于各种编程场景。 数组的创建 在 JavaScript 中，创建数组的方式有…
阅读更多...
讯飞星火通过API接入

讯飞星火通过API接入

国内的GPT王者讯飞星火 如果你想暴富 可以关注一下科大讯飞 看看它的股票走势 每次讯飞星火发布新版本的时候 都掀起了一个小涨停 科大讯飞作为国内领先的人工智能企业 常年以来积累的优势 包括智能客服、语音识别、机器翻译等 多场景的大量应用 铺垫了海量的训练数据…
阅读更多...
【分布式】Pytorch在多GPU环境的分布式训练中常见问题汇总

【分布式】Pytorch在多GPU环境的分布式训练中常见问题汇总

文章目录 第一部分：分布式训练的基本概念1. 分布式训练简介2. 关键概念第二部分：环境设置1. 安装和配置2. 初始化进程组第三部分：模型构建与封装1. 构建模型2. 注意事项第四部分：数据处理1. DataLoader2. 数据分割第五部分：训练过程第六部分：调试和优化1. 调试技巧2. 性能…
阅读更多...
PostgreSQL 安全性与权限管理（八）

PostgreSQL 安全性与权限管理（八）

1. 用户和角色管理 1.1 创建角色 在 PostgreSQL 中&#xff0c;角色可以是用户或组的抽象概念&#xff0c;用于管理数据库的访问权限。 1.1.1 创建角色 CREATE ROLE role_name; 1.1.2 赋予角色权限 GRANT permission_type ON object TO role_name; 1.2 用户管理 用户是…
阅读更多...
React 19 新特性集合

React 19 新特性集合

前言&#xff1a;https://juejin.cn/post/7337207433868197915 新 React 版本信息 伴随 React v19 Beta 的发布&#xff0c;React v18.3 也一并发布。 React v18.3相比最后一个 React v18 的版本 v18.2 &#xff0c;v18.3 添加了一些警告提示&#xff0c;便于尽早发现问题&a…
阅读更多...
PostgreSQL 分区表与并行查询（十）

PostgreSQL 分区表与并行查询（十）

1. 分区表概述 1.1 什么是分区表 分区表是将大表分割成更小、更可管理的部分的技术。每个分区表都可以单独进行索引和查询&#xff0c;从而提高查询性能和管理效率。 1.2 分区策略 1.2.1 基于范围的分区 按照时间范围或者数值范围进行分区&#xff0c;如按月或按地区。 C…
阅读更多...
利用百数应用优化制造细节，提升生产效率的技术实践

利用百数应用优化制造细节，提升生产效率的技术实践

制造管理是确保企业高效、高质生产的核心环节&#xff0c;对于提高企业的运营效率、质量控制、成本控制、交货期保障、资源优化、创新能力以及风险管理等方面都具有重要意义&#xff0c;它能帮助企业在激烈的市场竞争中保持领先地位&#xff0c;同时实现资源的有效利用和风险的…
阅读更多...
CSS|02 基本选择器

CSS|02 基本选择器

选择器 什么是选择器 选择器是指通过一定的语法规则选取到对应的HTML标记&#xff0c;然后给这个对应的HTML标记设置样式。 选择器分为四大类&#xff1a;基本选择器、复合选择器、 伪类选择器、属性选择器基本选择器通用选择器&#xff1a;将匹配HTML所有标签。不建议使用。…
阅读更多...
最新文章

Copyright @ 2022~2023