基于肤色模型的人脸识别，基于野火FPGA ZYNQ开发板

使用芯片为ZYNQ—7020，基于野火FPGA ZYNQ开发板

肤色模型简介

YCrCb也称为YUV，主要用于优化彩色视频信号的传输。与RGB视频信号传输相比，它最大的优点在于只需占用极少的频宽（RGB要求三个独立的视频信号同时传输）。其中“Y”表示明亮度（Luminance或Luma），也就是灰阶值；而“U”和“V” 表示的则是色度（Chrominance或Chroma），作用是描述影像色彩及饱和度，用于指定像素的颜色。其中，Cr反映了RGB输入信号红色部分与RGB信号亮度值之间的差异。而Cb反映的是RGB输入信号蓝色部分与RGB信号亮度值之间的差异。
　　肤色检测 77<=Cb<=127 133<=Cr<=173 可以认为为肤色

MATLAB实现

clear all; close all; clc;% -------------------------------------------------------------------------
% Read PC image to Matlab
IMG1 = imread('../doc/1920_1080.jpg');    % 读取jpg图像
h = size(IMG1,1);         % 读取图像高度
w = size(IMG1,2);         % 读取图像宽度
subplot(121);imshow(IMG1);title('识别前');
IMG2=rgb2ycbcr(IMG1);
% -------------------------------------------------------------------------
% Relized by user logic
% Y = ( R*76 + G*150 + B*29) >>8
% Cb = (-R*43 - G*84 + B*128 + 32768) >>8
% Cr = ( R*128 - G*107 - B*20  + 32768) >>8
IMG1 = double(IMG1);    
IMG_YCbCr = zeros(h,w,3);
Face      = zeros(h,w,3);  
for i = 1 : hfor j = 1 : wIMG_YCbCr(i,j, 1) = bitshift(( IMG1(i,j,1)*76 + IMG1(i,j,2)*150 + IMG1(i,j,3)*29),-8);IMG_YCbCr(i,j,2) = bitshift((-IMG1(i,j,1)*43 - IMG1(i,j,2)*84 + IMG1(i,j,3)*128 + 32768),-8);IMG_YCbCr(i,j,3) = bitshift(( IMG1(i,j,1)*128 - IMG1(i,j,2)*107 - IMG1(i,j,3)*20 + 32768),-8);end
end
% 77<=Cb<=127        133<=Cr<=173 可以认为为肤色
for i = 1 : hfor j = 1 : wif((77<=IMG_YCbCr(i,j,2))&&(IMG_YCbCr(i,j,2)<=127)&&(133<=IMG_YCbCr(i,j,3)&&(IMG_YCbCr(i,j,2)<=173)))Face(i,j,:) =  IMG1(i,j,:);elseFace(i,j,:) = 0;end end
end% -------------------------------------------------------------------------
% Display Y Cb Cr Channel
IMG_YCbCr = uint8(IMG_YCbCr); 
Face      =uint8(Face);
subplot(122); imshow(Face);  title('识别后人脸');

识别效果
image.png

FPGA实现

基本流程：从pl端 OV5640摄像头，通过AXI HP总线将数据缓存至ps端的ddr3之中，pl端读取ps端ddr3中的摄像头数据，转换为YCbCr数据，判断肤色，输出（肤色数据输出为24’hFFFFFF,其余为0），经过两次中值滤波（买的摄像头噪点太多），一次腐蚀（只能对二值化数据操作），一次均值滤波，之后判断人脸数据位置，在原图上绘制绿色边框。（部分代码参考FPGA实现人脸检测 - 咸鱼IC - 博客园）

OV5640摄像头配置

参考小梅哥《基于HDL的FPGA逻辑设计与验证教程V3.5.2》-基于 DDR3 的串口传图帧缓存系统设计实现 配置好的或者使用其他FPGA芯片的可以跳过本章节
PLL设置

image.png
　　50MHz用于LCD屏幕的显示，200MHz用于DDR3数据的读取

ZYNQ核添加

与小梅哥中，** Block Design 与 ZYNQ 核 ** 小章节一致，唯一不同的是，
image.png
在此界面处，需要同时使能ps端串口，使得ps端工作，不然只使用ps端的ddr3时，ps端并不会不工作，我们添加一个串口程序，使得ps端运行。在vitis中，选择默认模板时，选择 Hello world 模板就可以 操作如下：
image.png
在此界面选中uart0，点击变绿即可。（需要根据自己开发板串口管脚选择）
image.png
　　在此界面可以配置串口参数（波特率啥的）
之后按照小梅哥的操作，生成system代码即可
image.png

pl端读取ps端ddr3 FIFO封装

参考 小梅哥FIFO 转 AXI4 接口模块设计 也可以使用我的代码，经过修改，支持乒乓操作。

摄像头寄存器配置

跳过 ** 可以使用我的代码**

肤色识别

首先将摄像头读取的数据转换成YCbCr数据，并且判断人脸数据，并输出

`timescale 1ns / 1ps
//
//例化程序示例
//  RGB888_YCbCr_Face inst_RGB888_YCbCr_Face
//    (
//    .sys_clk    (sys_clk  ), 
//    .sys_rst_n  (sys_rst_n),
//  //input------------------------------------------  
//    .rgb888     (rgb888   ),  //输入的RGB888数据 24bit
//    .rgb_de     (rgb_de   ),  //de使能信号
//    .rgb_hsync  (rgb_hsync),  //行同步信号
//    .rgb_vsync  (rgb_vsync),  //场同步信号
//  //output-----------------------------------------
//    .face_data  (face_data),  //输出的人脸数据 人脸为黑色，其余为白色 24bit
//    .face_de    (face_de  ),  //延时4个时钟周期
//    .face_hsync (face_hsync),
//    .face_vsync (face_vsync),
//     );
// Create Date: 2024/03/26 20:42:44
// Design Name: FRZ
// Module Name: RGB888_YCbCr_Face
// Description: 
//                  将RGB888数据转换成YCbCr数据，并且检测人脸 输入为RGB888数据，输出为处理后的人脸数据RGB888  人脸为黑色，其余为白色
// Dependencies: 
//                  2116815480@qq.com
//                  https://www.cnblogs.com/fangrunze
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//module RGB888_YCbCr_Face(input   wire            sys_clk     ,input   wire            sys_rst_n   ,
//input----------------------------------    input   wire [23:0]     rgb888      ,input   wire            rgb_de      ,   //de使能信号input   wire            rgb_hsync   ,   //行同步信号input   wire            rgb_vsync   ,   //场同步信号
//output---------------------------------output  reg  [23:0]     face_data   ,   //肤色数据 1 像素位置为人脸 0不是output  wire            face_de     ,   //延时4个时钟周期output  wire            face_hsync  ,output  wire            face_vsync                  );//wire define
wire [7:0] R;   //R分量
wire [7:0] G;   //G分量
wire [7:0] B;   //B分量
//reg defien
reg [15:0]   R1 ,R2 , R3     ;
reg [15:0]   G1 ,G2 , G3     ;
reg [15:0]   B1 ,B2 , B3     ;
reg [15:0]   Y1 , Cb1 , Cr1  ;
reg [7:0]    Y , Cb , Cr     ; //转换出的YCbCr数据
reg [3:0]   rgb_de_r        ; //rgb信号延时4个时钟周期
reg [3:0]   rgb_hsync_r     ;
reg [3:0]   rgb_vsync_r     ;//R G B 分量赋值
assign R = rgb888[23:16];
assign G = rgb888[15:8];
assign B = rgb888[7:0];/*********************************************
//Refer to full/pc range YCbCr formatY   =  R*0.299 + G*0.587 + B*0.114Cb  = -R*0.169 - G*0.331 + B*0.5   + 128Cr  =  R*0.5   - G*0.419 - B*0.081 + 128
--->      Y   = (76 *R + 150*G + 29 *B)>>8Cb  = (-43*R - 84 *G + 128*B + 32768)>>8Cr  = (128*R - 107*G - 20 *B + 32768)>>8
**********************************************///clk1 乘法always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)begin{R1,G1,B1} <= {16'd0, 16'd0, 16'd0};{R2,G2,B2} <= {16'd0, 16'd0, 16'd0};{R3,G3,B3} <= {16'd0, 16'd0, 16'd0};endelse begin  {R1,G1,B1} <= { {R * 16'd76},  {G * 16'd150}, {B * 16'd29 } };{R2,G2,B2} <= { {R * 16'd43},  {G * 16'd84},  {B * 16'd128} };{R3,G3,B3} <= { {R * 16'd128}, {G * 16'd107}, {B * 16'd20 } };endend//clk2 相加always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)begin{Y1,Cb1,Cr1} <= {1'b0, 1'b0, 1'b0};endelse beginY1  <= R1 + G1 + B1 ;Cb1 <= B2 - R2 - G2 + 16'd32768;Cr1 <= R3 - G3 - B3 + 16'd32768;endend//clk3 右移8位，取高8位即可always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n){Y,Cb,Cr} <= {1'b0, 1'b0, 1'b0};else beginY  <= Y1[15:8];Cb <= Cb1[15:8];Cr <= Cr1[15:8];endend//clk4 肤色检测 77<=Cb<=127        133<=Cr<=173 可以认为为肤色
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)face_data <= 1'd0;else if((Cb >= 77) && (Cb <= 127) && (Cr >= 133) && (Cr <= 173) )face_data <= 24'hFFFFFF;elseface_data <= 1'b0;    
end//rgb信号同步 延时4个周期
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)beginrgb_de_r    <= 1'b0;rgb_hsync_r <= 1'b0;rgb_vsync_r <= 1'b0;endelse beginrgb_de_r    <= {rgb_de_r[2:0],    rgb_de};rgb_hsync_r <= {rgb_hsync_r[2:0], rgb_hsync};rgb_vsync_r <= {rgb_vsync_r[2:0], rgb_vsync};end
endassign face_de    = rgb_de_r[3];
assign face_hsync = rgb_hsync_r[3];
assign face_vsync = rgb_vsync_r[3];endmodule

之后由于我买的摄像头噪声太大，使用了两次中值滤波。

`timescale 1ns / 1ps
//
// 例化程序示例
// median_filter inst_median_filter
// (
//     .sys_clk    (sys_clk             ),  //LCD驱动时钟
//     .sys_rst_n  (sys_rst_n           ),  //系统复位
// //input----------------------------------
//     .data_in    (data_in             ),  //输入数据
//     .data_in_valid(data_in_valid     ),  //数据有效信号
//     .data_in_hs (data_in_hs          ),  //行同步信号
//     .data_in_vs (data_in_vs          ),  //场同步信号
// //output---------------------------------
//     .data_out   (data_out            ),  //输出的中值数据
//     .data_out_valid(data_out_valid   ),  //数据有效信号
//     .data_out_hs(data_out_hs         ),  //行同步信号
//     .data_out_vs(data_out_vs         )   //场同步信号
// );
// 
// Create Date: 2024/06/13 15:06:59
// Design Name: 
// Module Name: median filter
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
//              中值滤波器
// Dependencies: 
//                  2116815480@qq.com
//                  https://www.cnblogs.com/fangrunze              
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//module median_filter(input   wire        sys_clk     ,input   wire        sys_rst_n   ,
//input----------------------------------input   wire [7:0]  data_in     ,   //输入的数据input   wire        data_in_valid,   //数据有效信号input   wire        data_in_hs  ,   //行同步信号input   wire        data_in_vs  ,   //场同步信号
//output---------------------------------output  wire [7:0]  data_out    ,   //输出的中值数据output  reg         data_out_valid, //数据有效信号output  reg         data_out_hs ,   //行同步信号output  reg         data_out_vs                  );//wire define
//line datawire [7:0] line0_data;wire [7:0] line1_data;wire [7:0] line2_data;wire [7:0] line0_max;wire [7:0] line0_mid;wire [7:0] line0_min;wire [7:0] line1_max;wire [7:0] line1_mid;wire [7:0] line1_min;wire [7:0] line2_max;wire [7:0] line2_mid;wire [7:0] line2_min;wire [7:0] max_max;wire [7:0] max_mid;wire [7:0] max_min;wire [7:0] mid_max;wire [7:0] mid_mid;wire [7:0] mid_min;wire [7:0] min_max;wire [7:0] min_mid;wire [7:0] min_min;wire [7:0] matrix_mid;//reg define//matrix 3x3 datareg  [7:0] row0_col0;reg  [7:0] row0_col1;reg  [7:0] row0_col2;reg  [7:0] row1_col0;reg  [7:0] row1_col1;reg  [7:0] row1_col2;reg  [7:0] row2_col0;reg  [7:0] row2_col1;reg  [7:0] row2_col2;  reg   data_in_valid_dly1;reg   data_in_valid_dly2;reg   data_in_valid_dly3;reg   data_in_hs_dly1;reg   data_in_hs_dly2;reg   data_in_hs_dly3;reg   data_in_vs_dly1;reg   data_in_vs_dly2;reg   data_in_vs_dly3; //----------------------------------------------------
// matrix 3x3 data
// row0_col0   row0_col1   row0_col2
// row1_col0   row1_col1   row1_col2
// row2_col0   row2_col1   row2_col2
//----------------------------------------------------
assign line2_data = data_in;
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)beginrow0_col0 <= 'd0;row0_col1 <= 'd0;row0_col2 <= 'd0;row1_col0 <= 'd0;row1_col1 <= 'd0;row1_col2 <= 'd0;row2_col0 <= 'd0;row2_col1 <= 'd0;row2_col2 <= 'd0;endelse if((!data_in_hs) && (!data_in_vs))beginif(data_in_valid) beginrow0_col2 <= line0_data;row0_col1 <= row0_col2;row0_col0 <= row0_col1; row1_col2 <= line1_data;row1_col1 <= row1_col2;row1_col0 <= row1_col1;row2_col2 <= line2_data;row2_col1 <= row2_col2;row2_col0 <= row2_col1;endelse beginrow0_col2 <= row0_col2;row0_col1 <= row0_col1;row0_col0 <= row0_col0;row1_col2 <= row1_col2;row1_col1 <= row1_col1;row1_col0 <= row1_col0;row2_col2 <= row2_col2;row2_col1 <= row2_col1;row2_col0 <= row2_col0;endendelse beginrow0_col0 <= 'd0;row0_col1 <= 'd0;row0_col2 <= 'd0;row1_col0 <= 'd0;row1_col1 <= 'd0;row1_col2 <= 'd0;row2_col0 <= 'd0;row2_col1 <= 'd0;row2_col2 <= 'd0;end
end
//----------------------------------------------------
//延时三个时钟
//----------------------------------------------------
always @(posedge sys_clk)
begindata_in_valid_dly1 <= data_in_valid;data_in_valid_dly2 <= data_in_valid_dly1;data_in_valid_dly3 <= data_in_valid_dly2;data_in_hs_dly1    <= data_in_hs;data_in_hs_dly2    <= data_in_hs_dly1;data_in_hs_dly3    <= data_in_hs_dly2;data_in_vs_dly1    <= data_in_vs;data_in_vs_dly2    <= data_in_vs_dly1;data_in_vs_dly3    <= data_in_vs_dly2;
end
//----------------------------------------------------
//获得maxtrix 3x3 data
//----------------------------------------------------shift_register_2taps shift_register_2taps(.sys_clk       (sys_clk           ), //输入时钟.shiftin       (data_in       ), //输入数据.shiftin_valid (data_in_valid ), //输入数据有效信号.shiftout      (              ), .taps0x        (line0_data    ), //输出数据.taps1x        (line1_data    )  //输出数据
);
//----------------------------------------------------
// 计算3x3矩阵的中值  第0行
//----------------------------------------------------
sort sort_line0
(.sys_clk        (sys_clk            ),  //pixel clk              .sys_rst_n      (sys_rst_n          ),  //复位信号//input----------------------------------.data0_in       (row0_col0          ),  //输入的第0行数据.data1_in       (row0_col1          ),  //输入的第1行数据.data2_in       (row0_col2          ),  //输入的第2行数据.data_in_valid  (data_in_valid_dly1 ),  //数据有效信号//output---------------------------------.data_max_out   (line0_max          ),  //最大值.data_mid_out   (line0_mid          ),  //最小值.data_min_out   (line0_min          ),  //中值 .data_out_valid (                   )   //输出的数据有效信
);//----------------------------------------------------
// 计算3x3矩阵的中值  第1行
//----------------------------------------------------
sort sort_line1
(.sys_clk        (sys_clk            ),  //pixel clk              .sys_rst_n      (sys_rst_n          ),  //复位信号//input----------------------------------.data0_in       (row1_col0          ),  //输入的第0行数据.data1_in       (row1_col1          ),  //输入的第1行数据.data2_in       (row1_col2          ),  //输入的第2行数据.data_in_valid  (data_in_valid_dly1 ),  //数据有效信号//output---------------------------------.data_max_out   (line1_max          ),  //最大值.data_mid_out   (line1_mid          ),  //最小值.data_min_out   (line1_min          ),  //中值 .data_out_valid (                   )   //输出的数据有效信
);
//----------------------------------------------------
// 计算3x3矩阵的中值  第2行
//----------------------------------------------------
sort sort_line2
(.sys_clk        (sys_clk            ),  //pixel clk              .sys_rst_n      (sys_rst_n          ),  //复位信号//input----------------------------------.data0_in       (row2_col0          ),  //输入的第0行数据.data1_in       (row2_col1          ),  //输入的第1行数据.data2_in       (row2_col2          ),  //输入的第2行数据.data_in_valid  (data_in_valid_dly1 ),  //数据有效信号//output---------------------------------.data_max_out   (line2_max          ),  //最大值.data_mid_out   (line2_mid          ),  //最小值.data_min_out   (line2_min          ),  //中值 .data_out_valid (                   )   //输出的数据有效信
);
//----------------------------------------------------
//line0_max line1_max line2_max
//----------------------------------------------------
sort sort_max
(.sys_clk        (sys_clk            ),  //pixel clk              .sys_rst_n      (sys_rst_n          ),  //复位信号//input----------------------------------.data0_in       (line0_max          ),  //输入的第0行数据.data1_in       (line1_max          ),  //输入的第1行数据.data2_in       (line2_max          ),  //输入的第2行数据.data_in_valid  (data_in_valid_dly2 ),  //数据有效信号//output---------------------------------.data_max_out   (max_max            ),  //最大值.data_mid_out   (max_mid            ),  //最小值.data_min_out   (max_min            ),  //中值 .data_out_valid (                   )   //输出的数据有效信
);
//----------------------------------------------------
//line0_mid line1_mid line2_mid
//----------------------------------------------------
sort sort_mid
(.sys_clk        (sys_clk            ),  //pixel clk              .sys_rst_n      (sys_rst_n          ),  //复位信号//input----------------------------------.data0_in       (line0_mid          ),  //输入的第0行数据.data1_in       (line1_mid          ),  //输入的第1行数据.data2_in       (line2_mid          ),  //输入的第2行数据.data_in_valid  (data_in_valid_dly2 ),  //数据有效信号//output---------------------------------.data_max_out   (mid_max            ),  //最大值.data_mid_out   (mid_mid            ),  //最小值.data_min_out   (mid_min            ),  //中值 .data_out_valid (                   )   //输出的数据有效信
);
//----------------------------------------------------
//line0_min line1_min line2_min
//----------------------------------------------------
sort sort_min
(.sys_clk        (sys_clk            ),  //pixel clk              .sys_rst_n      (sys_rst_n          ),  //复位信号//input----------------------------------.data0_in       (line0_min          ),  //输入的第0行数据.data1_in       (line1_min          ),  //输入的第1行数据.data2_in       (line2_min          ),  //输入的第2行数据.data_in_valid  (data_in_valid_dly2 ),  //数据有效信号//output---------------------------------.data_max_out   (min_max            ),  //最大值.data_mid_out   (min_mid            ),  //最小值.data_min_out   (min_min            ),  //中值 .data_out_valid (                   )   //输出的数据有效信
);
//----------------------------------------------------
//
//----------------------------------------------------
sort sort_all
(.sys_clk        (sys_clk            ),  //pixel clk              .sys_rst_n      (sys_rst_n          ),  //复位信号//input----------------------------------.data0_in       (max_min          ),  //输入的第0行数据.data1_in       (mid_mid          ),  //输入的第1行数据.data2_in       (min_max          ),  //输入的第2行数据.data_in_valid  (data_in_valid_dly3 ),  //数据有效信号//output---------------------------------.data_max_out   (                   ),  //最大值.data_mid_out   (matrix_mid         ),  //最小值.data_min_out   (                   ),  //中值 .data_out_valid (                   )   //输出的数据有效信
);
assign data_out = matrix_mid;
//----------------------------------------------------
//对齐输出信号
//----------------------------------------------------
always @(posedge sys_clk)
begindata_out_valid <= data_in_valid_dly3;data_out_hs    <= data_in_hs_dly3;data_out_vs    <= data_in_vs_dly3;
end
endmodule

其中构建３＊３像素矩阵则使用的为 移位寄存器 IP核 具体可以查看 小梅哥 灰度图像中值滤波设计实现(HDMI 和 TFT 显示) **
这里有一个bug：移位寄存器在每一帧的第一行开始，会输出前一帧的最后两行数据（移位寄存器特性），这会导致后边肤色边界判断异常。具体现象参考：生成3x3矩阵（3）：shift ip核 - 咸鱼IC - 博客园 换帧数据的问题。解决办法：最后肤色边界判断时，屏蔽前两行数据。**
腐蚀操作：

`timescale 1ns / 1ps
//
// 例化程序示例
// Erode inst_Erode(
//.sys_clk            (sys_clk        ) ,
//.sys_rst_n          (sys_rst_n      ) ,
input----------------------------------
//.data_in            (data_in        ) ,   //输入的RGB数据
//.data_in_valid      (data_in_valid  ) ,   //数据有效信号
//.data_in_hs         (data_in_hs     ) ,   //行同步信号
//.data_in_vs        (data_in_vs    ) ,   //场同步信号
output---------------------------------
//.erode_out          (erode_out      ) ,   //输出的数据
//.erode_out_valid    (erode_out_valid) ,
//.erode_out_hs       (erode_out_hs   ) ,   //行同步信号
//.erode_out_vs       (erode_out_vs   )     //场同步信号    
// );
// Create Date: 2024/06/13 17:06:23
// Design Name: 
// Module Name: Erode
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
//              腐蚀处理，输入必须为二值图像
// Dependencies: 
//                  2116815480@qq.com
//                  https://www.cnblogs.com/fangrunze  
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//module Erode(
input   wire        sys_clk         ,
input   wire        sys_rst_n       ,
//input----------------------------------
input   wire [7:0]  data_in         ,   //输入的RGB数据
input   wire        data_in_valid   ,   //数据有效信号
input   wire        data_in_hs      ,   //行同步信号
input   wire        data_in_vs      ,   //场同步信号
//output---------------------------------
output  wire [7:0]  erode_out         ,   //输出的数据
output  reg        erode_out_valid   ,
output  reg        erode_out_hs      ,   //行同步信号
output  reg        erode_out_vs          //场同步信号
);wire [7:0] line0_data;wire [7:0] line1_data;wire [7:0] line2_data;
//reg define//matrix 3x3 datareg  [7:0] row0_col0;reg  [7:0] row0_col1;reg  [7:0] row0_col2;reg  [7:0] row1_col0;reg  [7:0] row1_col1;reg  [7:0] row1_col2;reg  [7:0] row2_col0;reg  [7:0] row2_col1;reg  [7:0] row2_col2; reg        erode_out_valid_dly1 ;reg        erode_out_valid_dly2 ;reg        erode_out_hs_dly1    ;reg        erode_out_hs_dly2    ;reg        erode_out_vs_dly1    ;reg        erode_out_vs_dly2    ;reg [7:0] erode  ; reg [7:0] erode_1;reg [7:0] erode_2;reg [7:0] erode_3;
//----------------------------------------------------
// matrix 3x3 data
// row0_col0   row0_col1   row0_col2
// row1_col0   row1_col1   row1_col2
// row2_col0   row2_col1   row2_col2
//----------------------------------------------------
assign line2_data = data_in;
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)beginrow0_col0 <= 'd0;row0_col1 <= 'd0;row0_col2 <= 'd0;row1_col0 <= 'd0;row1_col1 <= 'd0;row1_col2 <= 'd0;row2_col0 <= 'd0;row2_col1 <= 'd0;row2_col2 <= 'd0;endelse if((!data_in_hs) && (!data_in_vs))beginif(data_in_valid) beginrow0_col2 <= line0_data;row0_col1 <= row0_col2;row0_col0 <= row0_col1; row1_col2 <= line1_data;row1_col1 <= row1_col2;row1_col0 <= row1_col1;row2_col2 <= line2_data;row2_col1 <= row2_col2;row2_col0 <= row2_col1;endelse beginrow0_col2 <= row0_col2;row0_col1 <= row0_col1;row0_col0 <= row0_col0;row1_col2 <= row1_col2;row1_col1 <= row1_col1;row1_col0 <= row1_col0;row2_col2 <= row2_col2;row2_col1 <= row2_col1;row2_col0 <= row2_col0;endendelse beginrow0_col0 <= 'd0;row0_col1 <= 'd0;row0_col2 <= 'd0;row1_col0 <= 'd0;row1_col1 <= 'd0;row1_col2 <= 'd0;row2_col0 <= 'd0;row2_col1 <= 'd0;row2_col2 <= 'd0;end
end
//----------------------------------------------------
//获得maxtrix 3x3 data
//----------------------------------------------------
shift_register_2taps erode_shift(.sys_clk       (sys_clk           ), //输入时钟.shiftin       (data_in       ), //输入数据.shiftin_valid (data_in_valid ), //输入数据有效信号.shiftout      (              ), .taps0x        (line0_data    ), //输出数据.taps1x        (line1_data    )  //输出数据
);
//----------------------------------------------------
//腐蚀
//----------------------------------------------------
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)beginerode_1 <= 'd0;erode_2 <= 'd0;erode_3 <= 'd0;endelse if(data_in_valid) beginerode_1 <= row0_col0 && row0_col1 && row0_col2;erode_2 <= row1_col0 && row1_col1 && row1_col2;erode_3 <= row2_col0 && row2_col1 && row2_col2;endelse beginerode_1 <= 'd0;erode_2 <= 'd0;erode_3 <= 'd0;end
endalways @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)beginerode <= 'd0;endelse erode <= erode_1 && erode_2 && erode_3;
end
assign erode_out = erode ? 8'hff : 8'h00;
//----------------------------------------------------
//对齐时序
//----------------------------------------------------
always @(posedge sys_clk) beginerode_out_valid_dly1 <= data_in_valid;erode_out_valid_dly2 <= erode_out_valid_dly1;erode_out_valid <= erode_out_valid_dly2;erode_out_hs_dly1 <= data_in_hs;erode_out_hs_dly2 <= erode_out_hs_dly1;erode_out_hs <= erode_out_hs_dly2;erode_out_vs_dly1 <= data_in_vs;erode_out_vs_dly2 <= erode_out_vs_dly1;erode_out_vs <= erode_out_vs_dly2;     
endendmodule

也是为了进一步的降噪 腐蚀操作针对二值化数据，这也是为什么最后才做均值滤波，均值滤波之后，就不是二值化数据了
均值滤波：

`timescale 1ns / 1ps
//
// Company: 
// Engineer: 
// 
// Create Date: 2024/05/11 19:32:21
// Design Name: 
// Module Name: mean_filter
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//module mean_filter
(input   wire                sys_clk         ,  //LCD驱动时钟input   wire                sys_rst_n       ,  //系统复位input   wire                data_in_valid   ,  //输入数据有效信号input   wire    [7:0]       data_in         ,  //输入数据input   wire                data_in_hs      ,  //输入数据水平同步信号input   wire                data_in_vs      ,  //输入数据垂直同步信号//   input   wire                data_in_de      ,  //输入数据使能信号//    output  reg                 data_out_de     ,  //输出数据使能信号output  reg                 data_out_valid  ,  //输出数据有效信号output  wire     [7:0]      data_out        ,  //输出数据output  reg                 data_out_hs     ,  //输出数据水平同步信号output  reg                 data_out_vs        //输出数据垂直同步信号);
//wire define
//line data
wire [7:0] line0_data;
wire [7:0] line1_data;
wire [7:0] line2_data;
//reg define
//matrix 3x3 data
reg  [7:0] row0_col0;
reg  [7:0] row0_col1;
reg  [7:0] row0_col2;reg  [7:0] row1_col0;
reg  [7:0] row1_col1;
reg  [7:0] row1_col2;reg  [7:0] row2_col0;
reg  [7:0] row2_col1;
reg  [7:0] row2_col2;reg  [10:0]   sum_data            ;
reg           data_in_valid_dly1  ;
reg           data_in_hs_dly1     ;
reg           data_in_vs_dly1     ;
//reg           data_in_de_dly1     ;
assign line2_data = data_in;//----------------------------------------------------
// matrix 3x3 data
// row0_col0   row0_col1   row0_col2
// row1_col0   row1_col1   row1_col2
// row2_col0   row2_col1   row2_col2
//----------------------------------------------------
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)beginrow0_col0 <= 'd0;row0_col1 <= 'd0;row0_col2 <= 'd0;row1_col0 <= 'd0;row1_col1 <= 'd0;row1_col2 <= 'd0;row2_col0 <= 'd0;row2_col1 <= 'd0;row2_col2 <= 'd0;endelse if((!data_in_hs) && (!data_in_vs))beginif(data_in_valid) beginrow0_col2 <= line0_data;row0_col1 <= row0_col2;row0_col0 <= row0_col1; row1_col2 <= line1_data;row1_col1 <= row1_col2;row1_col0 <= row1_col1;row2_col2 <= line2_data;row2_col1 <= row2_col2;row2_col0 <= row2_col1;endelse beginrow0_col2 <= row0_col2;row0_col1 <= row0_col1;row0_col0 <= row0_col0;row1_col2 <= row1_col2;row1_col1 <= row1_col1;row1_col0 <= row1_col0;row2_col2 <= row2_col2;row2_col1 <= row2_col1;row2_col0 <= row2_col0;endendelse beginrow0_col0 <= 'd0;row0_col1 <= 'd0;row0_col2 <= 'd0;row1_col0 <= 'd0;row1_col1 <= 'd0;row1_col2 <= 'd0;row2_col0 <= 'd0;row2_col1 <= 'd0;row2_col2 <= 'd0;end
end//----------------------------------------------------
//赋值需要一个周期 则需要将输入的信号延迟一个周期
//----------------------------------------------------
always @(posedge sys_clk) begindata_in_valid_dly1 <= data_in_valid;data_in_hs_dly1    <= data_in_hs;data_in_vs_dly1    <= data_in_vs;
//    data_in_de_dly1    <= data_in_de;
end//----------------------------------------------------
// 计算3x3矩阵的和 乘以3641 
//----------------------------------------------------
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)beginsum_data <= 'd0;endelse if(data_in_valid_dly1) beginsum_data <= (row0_col0 + row0_col1 + row0_col2 + row1_col0              + row1_col2 + row2_col0 + row2_col1 + row2_col2);endelse beginsum_data <= sum_data;endendassign data_out = sum_data>>3; //对data_sum右移15位，并且进行四舍五入//----------------------------------------------------
//输出信号赋值
//----------------------------------------------------
always @(posedge sys_clk) begindata_out_valid <= data_in_valid_dly1;data_out_hs    <= data_in_hs_dly1;data_out_vs    <= data_in_vs_dly1;//data_out_de    <= data_in_de_dly1;
end//----------------------------------------------------
//获得maxtrix 3x3 data
//----------------------------------------------------
shift_register_2taps shift_register_mean(.sys_clk       (sys_clk           ), //输入时钟.shiftin       (data_in       ), //输入数据.shiftin_valid (data_in_valid ), //输入数据有效信号.shiftout      (              ), .taps0x        (line0_data    ), //输出数据.taps1x        (line1_data    )  //输出数据
);
endmodule

边界判断 参考：

`timescale 1ns / 1ps
//
//例化程序示例
//  face_box_select#(
//      .IMG_WIDTH  (IMG_WIDTH ),   //图片宽度
//      .IMG_HEIGHT (IMG_HEIGHT)    //图片长度
//  )
//  inst_face_box_select
//  (
//      .sys_clk    (sys_clk   ), 
//      .sys_rst_n  (sys_rst_n ), 
//  //input------------------------------------------
//      .rgb888     (rgb888    ), //原始数据 24bit   
//      .face_de    (face_de   ), //人脸数据de使能信号
//      .face_hsync (face_hsync), //人脸数据行同步信号
//      .face_vsync (face_vsync), //人脸数据场同步信号
//      .face_data_1  (face_data_1 ), //人脸数据 24bit
//  //output-----------------------------------------
//      .box_de     (box_de    ), 
//      .box_hsync  (box_hsync ), //行同步信号
//      .box_vsync  (box_vsync ), //场同步信号
//      .box_data   (box_data  )  //24bit
//  );
// 
// Create Date: 2024/04/02 12:39:46
// Design Name: FRZ
// Module Name: face_box_select
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 输入原始数据以及处理过的人脸数据，输出被框选住人脸的原始数据
// Dependencies: 
//          2116815480@qq.com
//          https://www.cnblogs.com/fangrunze
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//module face_box_select#(
parameter    IMG_WIDTH  = 'd480         ,     //图片宽度
parameter    IMG_HEIGHT = 'd272               //图片长度
)
(
input   wire                sys_clk     ,
input   wire                sys_rst_n   ,
//input----------------------------------
input   wire [23:0]         rgb888      ,   //原始数据
input   wire                rgb_de      ,
input   wire                rgb_hsync   ,   //行同步信号
input   wire                rgb_vsync   ,   //场同步信号input   wire                face_de     ,   //人脸数据de使能信号
input   wire                face_hsync  ,   //人脸数据行同步信号 低电平有效
input   wire                face_vsync  ,   //人脸数据场同步信号 低电平有效
input   wire    [7:0]       face_data   ,   //人脸数据
//output---------------------------------
output  reg                 box_de      ,
output  reg                 box_hsync   ,   //行同步信号 低电平有效
output  reg                 box_vsync   ,   //场同步信号 低电平有效
output  reg     [23:0]      box_data        //24bit);//reg define
reg                          face_vsync_r     ; //场同步信号延时一拍
reg             [11:0]       face_x           ; //人脸数据坐标
reg             [11:0]       face_y           ;
reg             [11:0]       face_x_min       ; //人脸范围
reg             [11:0]       face_x_max       ;
reg             [11:0]       face_y_min       ;
reg             [11:0]       face_y_max       ;
reg             [11:0]       reg_face_x_min   ;
reg             [11:0]       reg_face_x_max   ;
reg             [11:0]       reg_face_y_min   ;
reg             [11:0]       reg_face_y_max   ;
reg             [23:0]       rgb888_r1        ;
reg             [23:0]       rgb888_r2        ;
reg             [23:0]       rgb888_r3        ;
reg             [23:0]       rgb888_r4        ;
//wire definewire    pose_face_vsync ; //场同步信号上升沿
wire    nege_face_vsync ; //场同步信号下降沿//=========================================================================
//==场同步信号上升、下降沿检测
//=========================================================================
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)face_vsync_r <= 1'b0 ;elseface_vsync_r <= face_vsync ;
endassign pose_face_vsync = face_vsync && (~face_vsync_r)   ; //场同步信号上升沿
assign nege_face_vsync = (~face_vsync) && face_vsync_r   ; //场同步信号下降沿
//=========================================================================
//==输入人脸像素数据坐标
//=========================================================================//x坐标
always @(posedge sys_clk or negedge sys_rst_n) begin if(!sys_rst_n)face_x <= 1'b0;else if(face_de) beginif(face_x == IMG_WIDTH - 1'b1)face_x <= 1'b0;elseface_x <= face_x + 1'b1;endelseface_x <= face_x;
end//y坐标
always @(posedge sys_clk or negedge sys_rst_n) begin if(!sys_rst_n)face_y <= 1'b0;else if(face_x == IMG_WIDTH - 1'b1 && face_de)beginif(face_y == IMG_HEIGHT - 1'b1)face_y <= 1'b0;elseface_y <= face_y + 1'b1;endelseface_y <= face_y;end//=========================================================================
//==确定人脸的x、y坐标范围
//=========================================================================
wire [7:0] face_data_1;
assign face_data_1 = (face_y > 1)? face_data : 8'h00; //人脸数据第两行无效 移位寄存器特性//face_x_min
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)face_x_min <= IMG_WIDTH;else if(nege_face_vsync)face_x_min <= IMG_WIDTH;else if(face_data_1 == 8'hFF && face_x_min > face_x && face_de)face_x_min <= face_x;
end//face_x_max
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)face_x_max <= 1'b0;else if(nege_face_vsync)face_x_max <= 1'b0;else if(face_data_1 == 8'hFF && face_x_max < face_x && face_de)face_x_max <= face_x;
end//face_y_min
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)face_y_min <= IMG_HEIGHT;else if(nege_face_vsync)face_y_min <= IMG_HEIGHT;else if(face_data_1 == 8'hFF && face_y_min > face_y && face_de)face_y_min <= face_y;
end//face_y_max
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)face_y_max <= 1'b0;else if(nege_face_vsync)face_y_max <= 1'b0;else if(face_data_1 == 8'hFF && face_y_max < face_y && face_de)face_y_max <= face_y;
end//=========================================================================
//==保存坐标
//=========================================================================
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)beginreg_face_x_min <= 1'b0;reg_face_x_max <= 1'b0;reg_face_y_min <= 1'b0;reg_face_y_max <= 1'b0;endelse if(pose_face_vsync)beginreg_face_x_min <= face_x_min;reg_face_x_max <= face_x_max;reg_face_y_min <= face_y_min;reg_face_y_max <= face_y_max;endelse beginreg_face_x_min <= reg_face_x_min;reg_face_x_max <= reg_face_x_max;reg_face_y_min <= reg_face_y_min;reg_face_y_max <= reg_face_y_max;end
end=========================================================================
==原始数据数据延时4拍    rgb转YCbCr算法延时4拍
=========================================================================
//always @(posedge sys_clk or negedge sys_rst_n) begin
//    if(!sys_rst_n)begin
//        rgb888_r1 <= 1'b0;
//        rgb888_r2 <= 1'b0;
//        rgb888_r3 <= 1'b0;
//        rgb888_r4 <= 1'b0;
//    end
//    else begin
//        rgb888_r1 <= rgb888   ;
//        rgb888_r2 <= rgb888_r1;
//        rgb888_r3 <= rgb888_r2;
//        rgb888_r4 <= rgb888_r3;
//    end
//end
////=========================================================================
//==处理后数据输出
//=========================================================================
always @(posedge sys_clk or negedge sys_rst_n) beginif(!sys_rst_n)beginbox_de    <= 1'b0;box_hsync <= 1'b0;box_vsync <= 1'b0;box_data  <= 1'b0;endelse if(face_x == reg_face_x_min && face_y>=reg_face_y_min && face_y<=reg_face_y_max )beginbox_de    <= rgb_de    ;box_hsync <= rgb_hsync ;box_vsync <= rgb_vsync ;box_data  <= 24'h00FF00 ; //绿色边框endelse if(face_x == reg_face_x_max && face_y>=reg_face_y_min && face_y<=reg_face_y_max )beginbox_de    <= rgb_de    ;box_hsync <= rgb_hsync ;box_vsync <= rgb_vsync ;box_data  <= 24'h00FF00 ; //绿色边框endelse if(face_y == reg_face_y_min&& face_x>=reg_face_x_min && face_x<=reg_face_x_max )beginbox_de    <= rgb_de    ;box_hsync <= rgb_hsync ;box_vsync <= rgb_vsync ;box_data  <= 24'h00FF00 ; //绿色边框endelse if(face_y == reg_face_y_max  && face_x>=reg_face_x_min && face_x<=reg_face_x_max )beginbox_de    <= rgb_de    ;box_hsync <= rgb_hsync ;box_vsync <= rgb_vsync ;box_data  <= 24'h00FF00 ; //绿色边框endelse beginbox_de    <= rgb_de    ;box_hsync <= rgb_hsync ;box_vsync <= rgb_vsync ;box_data  <= rgb888  ; //绿色边框end
end
endmodule

FPGA实现人脸检测 - 咸鱼IC - 博客园
注意：边界判断时需要注意输入的hs、vs信号为低电平有效，还是高电平有效 上边说的移位寄存器的问题使用：assign face_data_1 = (face_y > 1)? face_data : 8’h00; //人脸数据第两行无效 移位寄存器特性 解决

工程源码：

链接: https://pan.baidu.com/s/1iHwRqPcZJTe4-9pRzRU0-w?pwd=fdt6 提取码: fdt6 复制这段内容后打开百度网盘手机App，操作更方便哦
所有的代码 均在这里，大家自取。
上文中涉及的小梅哥的教材
链接: https://pan.baidu.com/s/1o9pmkgHDI3qkS16UKT9soQ?pwd=9kec 提取码: 9kec 复制这段内容后打开百度网盘手机App，操作更方便哦

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.mzph.cn/news/857583.shtml

如若内容造成侵权/违法违规/事实不符，请联系多彩编程网进行投诉反馈email:809451989@qq.com，一经查实，立即删除！

相关文章

pytets测试框架中如果需要运行多个测试套件时pytest.ini文件设置

pytets测试框架中如果需要运行多个测试套件时pytest.ini文件设置

pytets测试框架中如果需要运行多个测试套件时pytest.ini文件设置方法 testpaths testcases/fenmi testcases/weixin testcases/Zgen
阅读更多...
MQTTfx连接阿里云（详细版）

MQTTfx连接阿里云（详细版）

1、介绍 作为物联网开放平台&#xff0c;阿里云可谓是吸引大多数嵌入式爱好者的平台。物联网MQTT协议火热的今天&#xff0c;你使用过阿里云吗&#xff1f;本篇文章带你接触阿里云&#xff0c;实现MQTT通信。 我们在测试MQTT之前先了解下什么是MQTT协议。大家都知道它是一种发…
阅读更多...
STM32之二：时钟树

STM32之二：时钟树

目录 1. 时钟 2. STM3时钟源&#xff08;哪些可以作为时钟信号&#xff09; 2.1 HSE时钟 2.1.1 高速外部时钟信号&#xff08;HSE&#xff09;来源 2.1.2 HSE外部晶体电路配置 2.2 HSI时钟 2.3 PLL时钟 2.4 LSE时钟 2.5 LSI时钟 3. STM32时钟&#xff08;哪些系统使用时…
阅读更多...
css-Echarts图表柱状图，X轴横坐标值显示不完全问题

css-Echarts图表柱状图，X轴横坐标值显示不完全问题

1.问题 在Echarts图表中当横坐标数值过多&#xff0c;或者数值过长时会导致部分横坐标不显示。数据量少或简单会默认显示完全&#xff0c;当放大时会导致部分横坐标隐藏。 更改第一个Mon字段名 会发现偶数横坐标显示隐藏&#xff1b; 2.解决方法 2.1 在x横坐标中添加interval…
阅读更多...
Autosar Dcm配置-0x23服务ReadMemoryByAddress-基于ETAS软件

Autosar Dcm配置-0x23服务ReadMemoryByAddress-基于ETAS软件

文章目录 前言Dcm配置DcmDsdDcmDspDcmDspMemoryIdInfo 代码分析总结 前言 一般在调教开发阶段&#xff0c;会使用XCP进行观测和标定&#xff0c;本质上也是操作指定的内存地址。量产后&#xff0c;一般XCP会取消。本文介绍的UDS ReadMemoryByAddress服务&#xff0c;也是读取内…
阅读更多...
关于jupyter notebook的使用经验

关于jupyter notebook的使用经验

jupyter notebook 第一点&#xff0c;调整每次打开jupyter notebook的时候的位置第二点&#xff0c;如何设置jupyter notebook可以使用本地anaconda创建的虚拟环境呢&#xff1f;第三点&#xff0c;使用jupyter notebook的技巧 以下三点都是独立的&#xff0c;可以根据自己的需…
阅读更多...
SHA256 安全散列算法加速器实验

SHA256 安全散列算法加速器实验

1、SHA256 介绍 SHA256 加速器是用来计算 SHA-256 的计算单元&#xff0c; SHA256 是 SHA-2 下细分出的一种算法。 SHA-2 名称来自于安全散列算法 2 &#xff08;英语&#xff1a; Secure Hash Algorithm 2 &#xff09;的缩写&#xff0c;一种密码散列函 数算法标准…
阅读更多...
Python-日志模块

Python-日志模块

目录 一、日志级别 二、日志配置 1、日志基本配置 2、日志配置字典&#xff08;知道咋么改就可以&#xff09; 3、日志的使用 一、日志级别 import logginglogging.debug(调试日志) logging.info(消息日志) logging.warning(警告日志) logging.error(错误日志) logging.cr…
阅读更多...
Linux驱动开发笔记（十三）Sysfs文件系统

Linux驱动开发笔记（十三）Sysfs文件系统

文章目录 前言一、Sysfs1.1 Sysfs的引入1.2 Sysfs的目录结构1.2 Sysfs的目录详解1.2.1 devices1.2.2 bus1.2.3 class1.2.4 devices、bus、class目录之间的关系1.2.5 其他子目录 二、Sysfs使用2.1 核心数据结构2.2 相关函数2.2.1 kobject_create_and_add2.2.2 kobject_put()2.2.…
阅读更多...
大模型自然语言生成自动驾驶可编辑仿真场景（其一 共十篇）

大模型自然语言生成自动驾驶可编辑仿真场景（其一 共十篇）

第一篇&#xff1a;LLM greater scene summarize 第二篇&#xff1a;LLM simulation Test effect 第三篇&#xff1a;LLM simulation driving scenario flow work 第四篇&#xff1a;LLM Algorithm flow description 第五篇&#xff1a;Configure the environment and back…
阅读更多...
一键转换PDL至HTML，轻松驾驭文档格式，高效办公新纪元从此开启！

一键转换PDL至HTML，轻松驾驭文档格式，高效办公新纪元从此开启！

在信息爆炸的时代&#xff0c;文档格式繁多&#xff0c;如何高效处理这些文档成为了每个职场人士关注的焦点。现在&#xff0c;我们为您带来一款革命性的工具——一键转换PDL至HTML&#xff0c;让您轻松驾驭文档格式&#xff0c;开启高效办公新纪元&#xff01; 首先&#xff0…
阅读更多...
Electron快速入门（三）:在（二）的基础上修改了一个文件夹做了个备忘录

Electron快速入门（三）:在（二）的基础上修改了一个文件夹做了个备忘录

Lingering Memories 诗绪萦怀 修改index.html <!--index.html--> <!DOCTYPE html> <html lang="zh-CN"><head><meta charset="UTF-8"><!-- https://developer.mozilla.org/en-US/docs/Web/HTTP/CSP --><meta http…
阅读更多...
opencv-python(十一)

opencv-python(十一)

图像加法 import numpy as np import cv2 img cv2.imread(jk.jpg) res cv2.add(img, img) cv2.imshow(Mypicture1,img) cv2.imshow(MyPicture2,res)cv2.waitKey(0) cv2.destroyAllWindows() res cv2.add(src1, src2, dstNone, maskNone, dtypeNone) src1&#xff1a;第一幅…
阅读更多...
作为一名程序员，怎么才能写出简洁实用还漂亮的代码楼呢？这25个超惊艳的Python代码写法，你一定要学会！

作为一名程序员，怎么才能写出简洁实用还漂亮的代码楼呢？这25个超惊艳的Python代码写法，你一定要学会！

前言 Python可以用于复杂的数据分析和Web开发项目&#xff0c;还能以极少的代码行数完成令人惊叹的任务。本文将分享25个简短的Python代码示例&#xff0c;用来展示Python编程语言的魅力和效率。 1.列表推导式 Python的列表推导式提供了一种优雅的方法来创建列表。 # 将一个…
阅读更多...
以太坊==MetaMask获取测试币最新网址

以太坊==MetaMask获取测试币最新网址

估算分数https://community.infura.io/t/unable-to-receive-sepolia-eth-from-faucet/7715 Gitcoin Passport 水龙头地址&#xff0c;填入自己的测试地址 水龙头项目地址 GitHub - pk910/PoWFaucet: Modularized faucet for EVM chains with different protection methods (…
阅读更多...
2023年JCR影响因子正式发布，点击查看能源与燃料领域期刊变化【持续更新02】

2023年JCR影响因子正式发布，点击查看能源与燃料领域期刊变化【持续更新02】

2024年6月20日&#xff0c;科睿唯安发布了2024年度《期刊引证报告》(Journal Citation Reports&#xff0c;JCR)&#xff0c;报告覆盖全面的高质量期刊资源&#xff0c;提供了丰富的数据、指标和分析。今年JCR的最大变化为&#xff1a;把属于不同数据库&#xff0c;但属于同一学…
阅读更多...
储能电池竞争出海分析

储能电池竞争出海分析

锂电池的激烈竞争进一步蔓延到储能行业。为保市场份额和现金流稳定&#xff0c;不少储能电池企业都开始大幅度降低报价只求中标储能项目。 随着6月的储能电芯的最高限价和系统报价都已经贴近成本价&#xff0c;一二三线的储能电池厂商将要如何应对&#xff1f; 1、储能规模快速…
阅读更多...
Centos Stream9 和Centos Stream10的下载网址

Centos Stream9 和Centos Stream10的下载网址

Index of /https://mirror.stream.centos.org/
阅读更多...
“迷你剧场新体验：探索短剧小程序系统的魅力！“

“迷你剧场新体验：探索短剧小程序系统的魅力！“

在移动互联网的时代背景下&#xff0c;短视频和短剧已经成为人们娱乐消费的新宠。短剧小程序系统&#xff0c;以其独特的互动形式、便捷的观看体验和丰富的内容生态&#xff0c;为迷你剧场带来了全新的体验。接下来将探讨这个系统的魅力所在&#xff0c;以及它如何改变着人们的…
阅读更多...
二维码美化，修改二维码颜色样式,添加logo,文字描述

二维码美化，修改二维码颜色样式,添加logo,文字描述

在如今的社会&#xff0c;二维码已成为我们日常生活中不可或缺的一部分&#xff0c;无论是支付、访问网站、社交媒体互动&#xff0c;还是分享信息&#xff0c;二维码都扮演着重要角色。然而&#xff0c;标准的黑白二维码有时可能显得过于单调&#xff0c;缺乏吸引力。为了提升…
阅读更多...
推荐文章
最新文章

Copyright @ 2022~2023