前言
数字功放很难搞,寄存器很多,要配置正确才有声音,要想声音好,要好好调整。
TAS5711出道很多年了,现在仍然在不少功放、音箱中能看到。
TAS5711特征
音频输入/输出
从 18V 电源向 8Q 负载提供 20W 功率
宽 PVDD 范围:8V 至 26V
高效的 D 类操作,无需散热器
一个串行音频输入(两个音频通道)
2.1 模式 (2 SE+ 1 BTL)
2.0 模式 (2 BTL)
支持单滤波器PBTL模式
I2C地址选择引脚(芯片选择)
支持 8kHz 至 48kHz 采样率(LJ/RJ/I2S)
音频/PWM处理
具有 24dB 静音功能的独立通道音量控制
卫星和子频道的独立动态范围控制
21 个可编程二阶,用于扬声器均衡器和其他音频处理功能
DRC滤波器的可编程系数
直流阻断滤波器
支持3D效果
一般特征
串行控制接口操作无需MCLK
工厂定制的内部振荡器,用于自动速率检测
表面贴装型,48 引脚,7mm x 7mm HTQFP封装
热保护和短路保护
支持 AD 或 BD 模式
特点
- 效率高达 90%
AD 和 BD 滤波器模式支持
信噪比:106 dB,A加权
EQ:扬声器均衡可提高音频性能
DRC:动态范围压缩。可用作功率限制器。启用扬声器保护,轻松聆听,夜间模式聆听。
卫星频道和子频道的独立 DRC
自动切换:不同采样率的预加载系数。当采样率发生变化时,无需向零件写入新的系数。
自动检测:自动检测采样率变化。无需外部微处理器干预
仅需 3.3 V 和 PVDD(PVDD)
应用
电视
iPodTM 基座
条形音箱
描述
TAS5711是一款 20 W、高效的数字音频功率放大器,用于驱动立体声桥接式扬声器。一个串行数据输入允许处理多达两个离散音频通道,并与大多数数字音频处理器和 MPEG 解码器无缝集成。
该器件接受各种输入数据和数据速率。完全可编程的数据路径将这些通道路由到内部扬声器驱动器。
TAS5711 是一个 I2S 纯从设备,接收来自外部源的所有时钟。该TAS5711采用开关速率介于 384kHz 和 352kHz 开关速率之间的 PWM 载波运行,具体取决于输入采样速率。过采样与四阶噪声整形器相结合,可提供平坦的本底噪声和 20 Hz 至 20 kHz 的出色动态范围。
原理示意图
内部框图1
内部框图2
音效处理框图
引脚图
引脚功能
引脚 | 类型 | 5-V耐受 | 上下拉(2) | 描述 | |
名称 | 管脚号 | ||||
AGND | 30 | P | 功率级模拟接地 | ||
A_SEL | 14 | DIO | 值为 0(15kΩ 下拉)使 I2C 器件地址0x34,值为 1(15kΩ 上拉)使其0x36。该引脚可在RESET之后通过将I2C寄存器0x05的1写入位0来编程为输出。在该模式下,A_SEL引脚被重新定义为 FAULT(有关详细信息,请参阅 ERROR REPORTING)。 | ||
AVDD | 13 | P | 3.3V 模拟电源 | ||
AVSS | 9 | P | 模拟 3.3V 电源接地 | ||
BST_A | 4 | P | 半桥A的高侧自举电源 | ||
BST_B | 43 | P | 半桥B的高侧自举电源 | ||
BST_C | 42 | P | 半桥C的高侧自举电源 | ||
BST_D | 33 | P | 半桥D的高侧自举电源 | ||
DVDD | 27 | P | 3.3V 数字电源 | ||
DVSSO | 17 | P | 振荡器接地 | ||
DVSS | 28 | P | 数字接地 | ||
GND | 29 | P | 功率级模拟接地 | ||
GVDD_OUT | 5, 32 | P | 栅极驱动内部稳压器输出。此引脚不得用于驱动外部设备。 | ||
LRCLK | 20 | DI | 5-V | 下拉 | 输入串行音频数据左/右时钟(采样率时钟) |
MCLK | 15 | DI | 5-V | 下拉 | 主时钟输入 |
OC_ADJ | 7 | AO | 模拟过流编程。需要电阻器接地。 | ||
OSC_RES | 16 | AO | 振荡器微调电阻器。将 18.2kΩ 1% 电阻连接到 DVSSO。 | ||
OUT_A | 1 | O | 输出,半桥A | ||
OUT_B | 46 | O | 输出,半桥 B | ||
OUT_C | 39 | O | 输出,半桥C | ||
OUT_D | 36 | O | 输出,半桥D | ||
PBTL | 8 | DI | 低电平表示BTL或SE模式;高表示 PBTL 模式。信息直接进入功率级。 | ||
PDN | 19 | DI | 5-V | 上拉 | 关断,/低电平有效。PDN通过关闭噪声整形器并启动PWM停止序列,为器件的电源丢失做好准备。 |
PGND_AB | 47, 48 | P | 半桥 A 和 B 的电源接地 | ||
PGND_CD | 37, 38 | P | 半桥 C 和 D 的电源接地 | ||
PLL_FLTM | 10 | AO | PLL负环滤波端子 | ||
PLL_FLTP | 11 | AO | PLL正环滤波端子 | ||
PVDD_A | 2, 3 | P | 半桥输出A的电源输入 | ||
PVDD_B | 44, 45 | P | 半桥输出B的电源输入 | ||
PVDD_C | 40, 41 | P | 半桥输出C的电源输入 | ||
PVDD_D | 34, 35 | P | 半桥输出D的电源输入 | ||
RESET | 25 | DI | 5-V | 上拉 | 复位,/低电平有效。通过向该引脚施加逻辑低电平来生成系统复位。RESET是一种异步控制信号,可将DAP恢复到默认状态,并将PWM置于硬静音状态(三态)。 |
SCL | 24 | DI | 5-V | I2C 串行控制时钟输入 | |
SCLK | 21 | DI | 5-V | 下拉 | 串行音频数据时钟(移位时钟)。SCLK是串行音频端口输入数据位时钟。 |
SDA | 23 | DIO | 5-V | I2C 串行控制数据接口输入/输出 | |
SDIN | 22 | DI | 5-V | 下拉 | 串行音频数据输入。SDIN支持三种离散(立体声)数据格式。 |
SSTIMER | 6 | AI | 控制 OUT_x 的斜坡时间以最大限度地减少爆裂声。让此引脚在 BD 模式下保持浮动状态。在AD模式下,需要2.2 nF至GND的电容。电容器决定斜坡时间。 | ||
STEST | 26 | DI | 工厂测试引脚。直接连接到 DVSS。 | ||
VR_ANA | 12 | P | 内部稳压 1.8V 模拟电源电压。此引脚不得用于为外部设备供电。 | ||
VR_DIG | 18 | P | 内部稳压 1.8V 数字电源电压。此引脚不得用于为外部设备供电。 | ||
VREG | 31 | P | 数字稳压器输出。不用于为外部电路供电。 |
TAS5711寄存器
黄色为重要寄存器,需要设置
子地址 | 寄存器名 | 字节数 | 内容 | 初始化值 | |
A u indicates unused bits. | |||||
0x00 | 时钟控制寄存器 | 1 | 说明显示在后续部分 | 0x6C | |
0x01 | 器件 ID 寄存器 | 1 | Description shown in subsequent section | 0x70 | |
0x02 | 错误状态寄存器 | 1 | Description shown in subsequent section | 0x00 | |
0x03 | 系统控制寄存器1 | 1 | Description shown in subsequent section | 0xA0 | |
0x04 | 串行数据接口寄存器 | 1 | Description shown in subsequent section | 0x05 | |
0x05 | 系统控制寄存器2 | 1 | Description shown in subsequent section | 0x40 | |
0x06 | 软静音寄存器 | 1 | Description shown in subsequent section | 0x00 | |
0x07 | 主音量 | 1 | Description shown in subsequent section | 0xFF (mute) | |
0x08 | 通道 1 音量 | 1 | Description shown in subsequent section | 0x30 (0 dB) | |
0x09 | 通道 2 音量 | 1 | Description shown in subsequent section | 0x30 (0 dB) | |
0x0A | 通道 3 音量 | 1 | Description shown in subsequent section | 0x30 (0 dB) | |
0x0B - 0x0D | 1 | 保留(1) | |||
0x0E | 音量配置寄存器 | 1 | Description shown in subsequent section | 0x91 | |
0x0F | 1 | 保留(1) | |||
0x10 | 调制限位寄存器 | 1 | Description shown in subsequent section | 0x02 | |
0x11 | IC延迟通道1 | 1 | Description shown in subsequent section | 0xAC | |
0x12 | IC延迟通道 2 | 1 | Description shown in subsequent section | 0x54 | |
0x13 | IC延迟通道 3 | 1 | Description shown in subsequent section | 0xAC | |
0x14 | IC延迟通道 4 | 1 | Description shown in subsequent section | 0x54 | |
0x15-0x18 | 1 | 保留(1) | |||
0x19 | PWM通道关断组寄存器 | 1 | Description shown in subsequent section | 0x30 | |
0x1A | 开始/停止周期寄存器 | 1 | 0x0F | ||
0x1B | 振荡器微调寄存器 | 1 | 0x82 | ||
0x1C | BKND_ERR register | 1 | 0x02 | ||
0x1D–0x1F | 1 | 保留(1) | |||
0x20 | 输入多路复用器寄存器 | 4 | Description shown in subsequent section | 0x0001 7772 | |
0x21 | Ch 4 源选择寄存器 | 4 | Description shown in subsequent section | 0x0000 4303 | |
0x22 -0x24 | 4 | 保留(1) | |||
0x25 | PWM多路复用器寄存器 | 4 | Description shown in subsequent section | 0x0102 1345 | |
0x26-0x28 | 4 | 保留(1) | |||
0x29 | ch1_bq[0] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
| ch1_bq[1] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x2B | ch1_bq[2] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x2C | ch1_bq[3] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x2D | ch1_bq[4] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x2E | ch1_bq[5] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x2F | ch1_bq[6] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x30 | ch2_bq[0] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x31 | ch2_bq[1] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x32 | ch2_bq[2] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x33 | ch2_bq[3] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x34 | ch2_bq[4] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x35 | ch2_bq[5] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x36 | ch2_bq[6] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x37 - 0x39 | 4 | 保留(2) | |||
0x3A | DRC1 ae(3) | 8 | u[31:26], ae[25:0] | 0x0080 0000 | |
DRC1 (1 – ae) | u[31:26], (1 – ae)[25:0] | 0x0000 0000 | |||
0x3B | DRC1 aa | 8 | u[31:26], aa[25:0] | 0x0080 0000 | |
DRC1 (1 – aa) | u[31:26], (1 – aa)[25:0] | 0x0000 0000 | |||
0x3C | DRC1 ad | 8 | u[31:26], ad[25:0] | 0x0080 0000 | |
DRC1 (1 – ad) | u[31:26], (1 – ad)[25:0] | 0x0000 0000 | |||
0x3D | DRC2 ae | 8 | u[31:26], ae[25:0] | 0x0080 0000 | |
DRC 2 (1 – ae) | u[31:26], (1 – ae)[25:0] | 0x0000 0000 | |||
0x3E | DRC2 aa | 8 | u[31:26], aa[25:0] | 0x0080 0000 | |
DRC2 (1 – aa) | u[31:26], (1 – aa)[25:0] | 0x0000 0000 | |||
0x3F | DRC2 ad | 8 | u[31:26], ad[25:0] | 0x0080 0000 | |
DRC2 (1 – ad) | u[31:26], (1 – ad)[25:0] | 0x0000 0000 | |||
0x40 | DRC1-T | 4 | T1[31:0] (9.23 format) | 0xFDA2 1490 | |
0x41 | DRC1-K | 4 | u[31:26], K1[25:0] | 0x0384 2109 | |
0x42 | DRC1-O | 4 | u[31:26], O1[25:0] | 0x0008 4210 | |
0x43 | DRC2-T | 4 | T2[31:0] (9.23 format) | 0xFDA2 1490 | |
0x44 | DRC2-K | 4 | u[31:26], K2[25:0] | 0x0384 2109 | |
0x45 | DRC2-O | 4 | u[31:26], O2[25:0] | 0x0008 4210 | |
0x46 | DRC control | 4 | Description shown in subsequent section | 0x0000 0000 | |
0x47–0x4F | 4 | 保留(2) | |||
0x50 | BANK开关控制 | 4 | Description shown in subsequent section | 0x0F70 8000 | |
0x51 | Ch 1输出混音器 | 12 | Ch 1 output mix1[2] | 0x0080 0000 | |
Ch 1 output mix1[1] | 0x0000 0000 | ||||
Ch 1 output mix1[0] | 0x0000 0000 | ||||
0x52 | Ch 2输出混音器 | 12 | Ch 2 output mix2[2] | 0x0080 0000 | |
Ch 2 output mix2[1] | 0x0000 0000 | ||||
Ch 2 output mix2[0] | 0x0000 0000 | ||||
0x53 | Ch 1输入混音器 | 16 | Ch 1 input mixer[3] | 0x0080 0000 | |
Ch 1 input mixer[2] | 0x0000 0000 | ||||
Ch 1 input mixer[1] | 0x0000 0000 | ||||
Ch 1 input mixer[0] | 0x0080 0000 | ||||
0x54 | Ch 2输入混音器 | 16 | Ch 2 input mixer[3] | 0x0080 0000 | |
Ch 2 input mixer[2] | 0x0000 0000 | ||||
Ch 2 input mixer[1] | 0x0000 0000 | ||||
Ch 2 input mixer[0] | 0x0080 0000 | ||||
0x55 | Channel 3输入混音器 | 12 | Channel 3 input mixer [2] | 0x0080 0000 | |
Channel 3 input mixer [1] | 0x0000 0000 | ||||
Channel 3 input mixer [0] | 0x0000 0000 | ||||
0x56 | Output post-scale | 4 | u[31:26], post[25:0] | 0x0080 0000 | |
0x57 | Output pre-scale | 4 | u[31:26], pre[25:0] (9.17 format) | 0x0002 0000 | |
0x58 | ch1 BQ[7] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x59 | ch1 BQ[8] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x5A | Subchannel BQ[0] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x5B | Subchannel BQ[1] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x5C | ch2 BQ[7] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x5D | ch2 BQ[8] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x5E | pseudo_ch2 BQ[0] | 20 | u[31:26], b0[25:0] | 0x0080 0000 | |
u[31:26], b1[25:0] | 0x0000 0000 | ||||
u[31:26], b2[25:0] | 0x0000 0000 | ||||
u[31:26], a1[25:0] | 0x0000 0000 | ||||
u[31:26], a2[25:0] | 0x0000 0000 | ||||
0x5F | 4 | 保留(4) | |||
0x60 | Channel 4 (subchannel) 输出混音器 | 8 | Ch 4 output mixer[1] | 0x0000 0000 | |
Ch 4 output mixer[0] | 0x0080 0000 | ||||
0x61 | Channel 4 (subchannel) 输入混音器 | 8 | Ch 4 input mixer[1] | 0x0040 0000 | |
Ch 4 input mixer[0] | 0x0040 0000 | ||||
0x62 | IDF post scale | 4 | Post-IDF attenuation register | 0x0000 0080 | |
0x63–0xF7 | 保留(4) | 0x0000 0000 | |||
0xF8 | 设备地址使能寄存器 | 4 | Write F9 A5 A5 A5 in this register to enable write to device address update (0xF9) | 0x0000 0000 | |
0xF9 | 设备地址 更新寄存器 | 4 | u[31:8], New Dev Id[7:1] , ZERO[0] (New Dev Id (7:1) defines the new device address | 0X0000 0036 | |
0xFB–0xFF | 4 | 保留(4) | 0x0000 0000 |