(一)
P81 卷积芯片内部模板框图
该设计有两个数据通路:图像数据和模板数据。
图像数据是经过帧控制、实时图SPRAM(写控制、 SPRAM读控制、数据读控制)、计算单元;
模板数据是经过模板SPRAM、计算单元。
4.5.4运算单元像素寄存器控制
存储SPRAM写入的64bit数据,输出为8bit。它是属于图像数据的路径。
当处于读操作时,输出的读使能信号fifo_rd_en ,该信号可以使FIFO读出数据并写入SPRAM中。那这个模块是实时图SPRAM模块里的写控制、SPRAM读控制、数据读控制。
图像SPRAM地址控制:SPRAM中滚动存放32行像素,为了同时读出相邻4行数据,写入数据按行在4个块中依次循环存放。32*40像素模板卷积运算分8次局部卷积运算完成。
(二)
P90 计算模块的结构:
乘法器1个,后面是加法器6个,这样组成的流水线。同时有6组数据在依次滚动,走的流水线深度是7拍(乘法器1个+加法器6个)。第六组数据刚进入第一个拍(乘法器)的时候,此时第一组数据在第六个拍(加法器5)处理。
计算模块大小是4行40列,整个卷积设计的大小为32行40列,数据缓存是